SU681431A1 - След щий стохастический интегратор - Google Patents
След щий стохастический интеграторInfo
- Publication number
- SU681431A1 SU681431A1 SU772553019A SU2553019A SU681431A1 SU 681431 A1 SU681431 A1 SU 681431A1 SU 772553019 A SU772553019 A SU 772553019A SU 2553019 A SU2553019 A SU 2553019A SU 681431 A1 SU681431 A1 SU 681431A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- integrator
- counter
- stochastic
- output
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к вычислительной технике и предназначено дл использовани в стохастических вычислительных устройствах.
Известны след щие стохастические интеграторы, используемые в стохастических вычислительных устройствах дл выполнени операции: экспоненциального сглазйивани 1.
Недостатком этих устройств вл етс низка надежность.
Наиболее близким к предлагаемому техническим решением вл етс след щий стохастический интегратор, содержащий блок распределени , реверсивный счетчик, генератор случайных чисел и блок сравнени , выход которого вл етс выходом интегратора и через блок распределени соединен с вычитающим входом реверсивного счетчика, суммирующий вход реверсивного счетчика через блок распределени подключен к входу интегратора, выходы соединены с первыми входами блока сравнени , вторые входы которго соединены с выходами генератора случайных чисел. 2J.
Однако в таком интеграторе возможно переполнение реверсивного счетчика, привод щее к потере накопленной информации и вызывающее сбой в работе устройства. Веро тность такого переполнени тем больше, чем ближе к единице значение выходной веро тности, что существенно уменьшает информационную надежность схемы.
Целью изобретени вл етс повышение надежности.
0
Это достигаетс тем, что след щий стохастический интегратор, содержащий блок распределени , реверсивный счетчик, генератор случайных чисел и блок сравнени , выход кото5 рого вл етс выходом интегратора и через блок распределени соединен с вычитающим входом реверсивного счетчика, суммирующий вход реверсивного счетчика через блок распреде0 лени подключен к входу интегратора, а выходы соединены с первыми входами блока сравнени , вторые входы которого соединены с выходами генератора случайных чисел, дополнительно
5 содержит источник сигнала логический нуль , первый вход дополнительного старшего разр да блока сравнени соединен с выходом дополнительного CTajMiiero разр да реверсивного
0 счетчика, а второй вход - с выходом источника сигнала логический нуль .
На чертеже представлена схема интегратора.
Он содержит блок 1 распределени реверсивный счетчик 2, блок 3 сравнени , генератор 4 случайных чисел, вход 5 интегратора, выход 6 интегратора , источник 7 сигнала логический нуль , дополнительный старший разр д 8 реверсивного счетчика, дополнительный старший разр д 9 блока сравнени .
Суммирующий вход реверсивного счетчика 2 через блок 1 распределени подключен к входу 5 интегратора . Выходы реверсивного счетчика 2 соединены с нулевыми первыми входами блока 3 сравнени , вторые входы которого соединены с выходами генератора 4 случайных чисел. Выход дополнительного старшего разр да 8 реверсивного счетчика соединен с , первым входом дополнительного старшего разр да 9 блока сравнени , второй вход которого соединен с выходом источника 7 сигнала логический нуль , а выход вл етс выходов 6 интегратора и через блок 1 распределени подключен к вычитающему входу реверсивного счетчика.2.
Функционирование интегратора во времени аналогично прототипу, одн-ако при переполнени основного счетчика 2 в дополнительный разр д записываетс единица, а в остальн ае - нули, и расширенный блок сравнени интерпретирует этот факт, как по влэниа на его входах первой группы числа, на единицу большего емкости основного счетчика. Поскольку во второй группе входов блока сравнени на старший разр д поступает константа логический нуль , этот блок вырабатывает на выходе сигнал единица , поступающий на вычитающий вход счетчика, поэтому даже при поступлении единицы на вход 5 интегратора дальнейшее увеличение его содежимого не происходит. В то же врем при поступлении нул на Bxofi интегратора происходит вычитание ед;ницы из содержимого счетчика и информаци в его основных разр дах во- станавливаетс . Таким образом, устран етс потер информации, накопленной основным счетчиком,
Положительный эффект предлагаемого изобретени заключаетс в том, что добавление новых элементов и св зей в схему устройства повышает его информационную надежность за счет полного исключени возможности потери информации при переполнении основных разр дов счетчика.
Claims (2)
1.Гейне Б. Стохастическа вычислительна машина. Электроника,
14, 1967.
2.Яковлев В. В., Федоров Р. Ф. Стохастические вычислительные машины Л., Машиностроение, 1974, с. 151, рис. 66,
4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772553019A SU681431A1 (ru) | 1977-12-07 | 1977-12-07 | След щий стохастический интегратор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772553019A SU681431A1 (ru) | 1977-12-07 | 1977-12-07 | След щий стохастический интегратор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU681431A1 true SU681431A1 (ru) | 1979-08-25 |
Family
ID=20737184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772553019A SU681431A1 (ru) | 1977-12-07 | 1977-12-07 | След щий стохастический интегратор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU681431A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5600695A (en) * | 1994-09-30 | 1997-02-04 | Ando Electric Co., Ltd. | Counter circuit having load function |
-
1977
- 1977-12-07 SU SU772553019A patent/SU681431A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5600695A (en) * | 1994-09-30 | 1997-02-04 | Ando Electric Co., Ltd. | Counter circuit having load function |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL8020243A (nl) | Tijdscharingsinrichting voor de toegang tot een hoofd- geheugen verbonden met een enkele hoofdlijn tussen een centrale rekeninrichting en een aantal randrekeninrich- tingen. | |
SU681431A1 (ru) | След щий стохастический интегратор | |
SU879585A1 (ru) | Устройство дл вычислени разности двух чисел | |
SU1401456A1 (ru) | Цифровое устройство дл вычислени логарифма числа | |
SU907545A1 (ru) | Устройство дл вычислени тригонометрических функций тангенса и котангенса | |
SU486317A1 (ru) | Устройство дл поиска чисел в заданном диапозоне | |
SU943693A1 (ru) | Устройство дл ввода информации | |
SU924704A1 (ru) | Устройство дл возведени в куб | |
SU1120374A1 (ru) | Аналого-цифровой квадратор | |
SU742939A1 (ru) | Устройство дл формировани адреса | |
SU744568A2 (ru) | Параллельный накапливающий сумматор | |
SU516042A2 (ru) | Генератор случайных чисел | |
SU736082A1 (ru) | Устройство дл ввода информации | |
SU1030800A1 (ru) | Устройство дл логарифмировани | |
SU824449A1 (ru) | Реверсивный счетчик | |
SU815726A1 (ru) | Цифровой интегратор | |
SU1325467A1 (ru) | Устройство дл делени | |
SU830378A1 (ru) | Устройство дл определени поло-жЕНи чиСлА HA чиСлОВОй ОСи | |
SU961151A1 (ru) | Недвоичный синхронный счетчик | |
SU485502A1 (ru) | Регистр сдвига | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU572781A1 (ru) | Преобразователь двоично-дес тичных чисел в двоичные | |
SU1016784A1 (ru) | Устройство дл формировани адресов | |
SU847371A1 (ru) | Долговременное запоминающее устройство | |
SU1437877A1 (ru) | Устройство дл сглаживани сигналов |