SU951389A1 - Устройство дл регенерации информации в блоке пам ти - Google Patents

Description

1

Изобретение относитс  к запоминающим устройствам, в частности к оперативным запоминающим устройствам (ОЗУ) динамического типа, которые дл  сохранени  записанной в них информации требуют периодического к ним обращени  (восстановлени  или регенерации информации}.

Известно устройство дл  регенерации информации в оперативном блоке ю пам ти, содержащее счетчик, дешифратор и регистр адреса, входной и выходной регистры числа и схему управлени  обращением к ОЗУ. На входы счетчика и регистра адреса поступают с is внешней шины код адреса записываемого или считываемого числа и тактовый сигнал регенерации. Обращение к ОЗУ осуществл етс  произвольно-последовательно , а в промежутках между обрао|е-20 ни ми последовательно по строкам производитс  регенераци  Lj.

Последовательный доступ к нужной  чейке ОЗУ создает неудобство в использовании и увеличивает врем  обращени  к ОЗУ.

Наиболее близким по техническому ререшению к данному изобретению  вл етс  устройство дл  регенерации информации , содержащее мультиплексор, выходы которого подключены к выходной шине адреса и блоку запоминани , одна группа входов мультиплексора подключена к входной шине адреса, друга  группа входов подключена к выходам счетчика адреса регенерации, вход которого подключен к запускаюудему выходу блока управлени  регенерацией, вход сброса блока управлени  регенерацией соединен с последним выходом счетчика адреса регенерации, запрещающий вход блока управлени  регенерацией соединен с выходом блока запоминани  и разрешающим входом блока обращений 21.

Однако аппаратурные на реализацию этого устройства достаточно велики, особенно при больших объемах 395 ОЗУ, так как блок запоминани  должен содержать р д логических схем, дешифратор строк и блок элементов пам ти , число которых равн етс  количеству строк ЗУ. Кроме того, устройство отличаетс  невысокой скоростью работы . Цель изобретени  - повышение быстродействи  и упрощение устройства. Поставленна  цель достигаетс  тем, что в устройство дл  регенерации информации в блоке пам ти, содержащее мультиплексор, счетчик адреса, блок местного управлени , формирователь сигналов обращени  к пам ти, один из входов которого подключен к первому выходу блока местнЬго управлени , дру гой оход  вл етс  управл ющим входом устройства, а выход - управл ющим выходом устройства, одни из входов муль типлексора соединены с выходами счетчика адреса, выходы и другие входы  вл ютс  соответственно адресными выходами и входами устройства, первый вход блока местного управлени  подключен к одному из выходов счетчика адреса, вход которого соединен с вторым выходом блока местного управле ни , введены счетчик сигналов прерываний и синхронизатор, входы которого подключены соответственно к выходу счетчика сигналов прерываний, второму выходу блока местного управлени  и управл ющему входу устройства, а выход соединен с вторым входом блока местного управлени , третий выход которого подключен к одному из входов счетчика сигналов прерываний, другой вход которого подключен к управл ющему выходу устройства. На чертеже изображена функциональна  схема устройства дл  регенерации информации в блоке пам ти. Устройство содержит мультиплексор 1, счетчик 2 адреса, блок 3 местного управлени , формирователь А сигналов обращени  к пам ти, синхронизатор 5 и счетчик 6 сигналов прерываний . При этом блок 3 содержит одновибратор 7, элемент И 8 и управл емый .мультивибратор Э. Синхронизатор 5 содержит элемент И 10, элемент НЕ 11 и триггер 12. Счетчик 6 выполнен в виде двоичного счетчика с установкой в начальное состо ние (например, в виде микросхемы 155ИЕ6). Устройство работает следующим образом . 9 Обращение к ОЗУ между циклами регенерации производитс  путем подачи кода адреса на входы мультиплексора 1 и подачи сигнала Обращение к. пам ти на управл ющий вход устройства. При этом мультиплексор 1 разрешает прохождение кода внешнего адреса от ЭВМ на адресные входы ОЗУ, а на запрещающем входе формировател  k отсутствует сигнал запрета обращений и внешний сигнал Обращение к пам ти пускаетс  формирователем А на выход устройства. По истечении времени хранени  информации в ОЗУ блок 3 вырабатывает тактовые -сигналы, которые поступают на вход счетчика 2, и сигнал запрета обращений, который поступает на запрещающий вход формировател  k. При этом счетчик 2 выдает последовательно коды адреса регенерации на входы мультиплексора 1, который пропускает этот код на адресные выходы уст- ройства . По окончании перебора всех адресов строк ОЗУ отрицательный фронт на выходе старшего разр да счетчика 2 поступает на первый вход блока 3, который, в свою очередь, снимает си1- нал запрета обращений на входе формировател  Ц и прекращает выработку тактовых сигналов. Если сигнал Обращение к пам ти поступает на вход формиров ател  i в процессе регенерации, то он одновременно поступит и на управл ющий вход синхронизатора 5. При наличии сигнала синхронизации, поступающего с блока 3 и означающего окончание регенерации очередной строки ОЗУ, сигнал Обращение к пам ти вызывает по вление на выходе синхронизатера 5 сигнал прерывани  регенерации, который, в свою очередь, поступает на второй вход блока 3. При этом процесс регенерации приостановитс  и устройство перейдет из режима регенерации в режим обращени , описанный выше, а на выходе формировател  Ц по вл етс  сигнал, который поступает на вход счетчика 6 и вызывает его срабатывание. После того как обмен .ЭВМ с ОЗУ завершаетс , сигнал Обращени  к пам ти снимаетс . Это вызывает сн тие сигнала прерывани  с второго входа блока 3 и процесс регенерации в устройстве возобновл етс  до момента ее окончани  или нового поступлени  сигнала обращени . Число обращений за каждый цикл регенерации

фиксируетс  сметчиком Ь и может быть ограничено в различных реализаци х устройства в зависимости от времени обмена ЭВМ с ОЗУ. Если число прерываний за определенный цикл регенерации достигает значени  ограничени , то на выходе счетчика 6 по вл етс  сигнал переполнени , который поступает на вход синхронизатора 5 и запрещает выдачу сигнала прерывани  на второй вход блока 3.

По окончании цикла регенерации счетчик 6 устанавливаетс  в нулевое состо ние и будет заблокирован в этом состо нц/ до следующего цикла регенерации сигналом, поступившим с блокирующего выхода блока 3 на вхо счетчика 6.

В предлагаемом устройстве дл  регенерации информации синхронизатор и счетчик сигналов прерываний собраны на двух корпусах микросхем серии К155, тогда как дл  реализации блока зап(%нинани , приведенного в прототипе , потребуетс  не менее 12 микросхем серии К155. Максимальное врем  обращени  к ОЗУ снизилось с 6Л мкс до 1 МКС, что существенно в системах , работающих в реальном масштабе времени.

Claims (2)

1.Авггорское свидетельство СССР

-№ 691925, кл. Г, 11 С П/З, 1977. о

2.Авторское свидетельство СССР № 637863, кл. G 11 С 7/00, 1977 (прототип).