SU849297A1 - Устройство дл восстановлени информацииВ блОКАХ пАМ Ти - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ВОССТАНОВЛЕНИЯ ИНФОРМАЦИИ В БЛОКАХ ПАМЯТИ

1

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в динамических запоминающих устройствах (ЗУ) на МДП-транзисторах.

Известны устройства дл  восстановлени  информации, которые используют адресный принцип управлени  регенерацией информации и обеспечивают принудительную регенерацию с запретом доступа внешних устройств к ЗУ. Эти устройства довольно сложны . Устройства содержат блок счетчиков, количество которых равно количеству адресов строк, необходимых дл  управлени  регенерацией 1 и 2.

Однако при количестве строк динамических ЗУ до 128 и более практическа  реализаци  устройств представл ет значительные трудности.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  восстановлени  информации. Это устройство содержит счетчик адресов, коммутатор , дещифратор, блок пам ти, элемент И 3

Недостатком устройства  вл етс  большое количество выходов блока пам ти, а также рост их числа с увеличением количества адресов строк ЗУ, используемых дл  регенерации информации, что обусловлено использованием параллельного доступа к запоминающим элементам блока пам ти дл  определени  их состо ни . Кроме того, это - накладывает определенные схемо-топологические ограничени  при реализации на БИС. Цель изобретени  - упрощение устройства и повышение его надежности.

Поставленна  цель достигаетс  тем, что в устройство дл  восстановлени  информации в блоках пам ти, содержащее накопитель , адресные входы которого соединены с выходами коммутатора адреса и выходной адресной шиной, а входы коммутатора адреса соединены с выходами счетчика адреса и первым выходом блока управлени , вто15 рой выход которого соединен с входом счетчика адреса, введен счетчик количества выбранных строк, информационный вход которого соединен с выходом накопител , управл ющие входы - с третьим и четвертым

Claims (3)

1. -д выходами блока управлени , а выход счетчика количества выбранных строк соединен с входом блока управлени , п тый и шестой выходы которого соединены соответственно е входом обращени  и входом числа накопител . На чертеже представлена структурна  схема устройства. Устройство содержит накопитель 1, счетчик 2 количества выбранных строк, блок 3 управлени , счетчик 4 адреса, коммутатор 5 адреса, входную адресную шину 6, выходную адресную шину 7, шину 8 разрешени  обращени , шину 9 синхронизации, шину обращени . Накопитель управл етс  как одноразр дное оперативное ЗУ по числовому, адресному входам и входу обращени . Информационна  емкость одноразр дного блока пам ти равна количеству строк ( столбцов) матрицы пам ти БИС, составл ющих блок пам ти, в котором производитс  регенераци  информации. Накопитель обладает внутренней регенерацией информации. Работа устройства начинаетс  с момента подачи синхронизирующих импульсов на щину 9 синхронизации. При этом блок 3 управлени  производит формирование адресов строк счетчика 4 адреса подачей запускающих импульсов на его вход. Адреса строк через открытый дл  счетчика 4 адресный коммутатор 5 поступают на адресные входы накопител  1, на числовой вход которого подаетс  сигнал логической «I, а на вход обращени  - признак «записи от блока 3 управлени . В результате перечисленных воздействий в накопитель 1 по всем адресам записываютс  сигналы логической «1. После окончани  заполнени  накопител  1 блоком 3 управлени  производитс  установка счетчика 2 в начальное состо ние. Во внешнее устройство по щине 8 разрещени  обращени  выдаетс  сигнал разрешени  обращени  к внещнему блоку пам ти (не указан), в котором производитс  адресна  регенераци  информации , а на управл ющий вход счетчика 2 подаетс  сигнал, перевод щий счетчик 2 в режим суммировани  сигналов «1. Работа с внешними устройствами определ етс  сигналом обращени , который может приходить на щину 10 обращени  при наличии сигнала разрещени  обращени  на шине 8, приход щего одновременно с синхронизирующими импульсами. При наличии сигнала обращени  к накопителю I на шине обращени  10 через адресный коммутатор 5 на выходные адресные шины 7 пропускаетс  код адреса внешнего устройства, поступаюшего по входным адресным шинам 6, а при отсутствии сигнала обращени  - код адреса счетчика 4 адреса. В последнем случае блок 3 управлени  запускает счетчик 4 адреса дл  образовани  следующего значени  кода адреса после передачи адреса на выходные адресные щинь 7 и, следовательно, адресные входы накопител   1. Накопитель 1 работает в процессе функционировани  устройства в режиме «Считывание-Запись , т.е. в каждом периоде синхронизирующих импульсов производитс  считывание информации накопител  1 на его числовой выход и последующа  запись информации, подаваема  на его числовой вход от блока 3 управлени  по адресу, установившемус  на адресных входах накопител  1. Устройство работает циклически. В течение первого цикла из накопител  1 считываютс  сигналы «1, а записываютс  сигналы «О. Количество считываемых сигнас1 подсчитываетс  счетчиком 2, котолов рый выдает сигнал переполнени  в блок 3 управлени  в том случае, если происходит обращение к накопителю 1, что соответствует выборке каждой из строк (столбцов) внешнего блока пам ти, в котором производитс  адресна  регенераци  информации хот  бы один раз. Если к концу интервала времени , где Тцр - допустимое врем  хранени  информации в ЗУ, сигнал переполнени  от счетчика 2 в блок 3 управлени  не поступает , то на щину разрещени  обращени  8 выдаетс  сигнал запрещени  обращени  к ЗУ и производитс  последовательное образование адресов строк (столбцов) с помощью счетчика 4 адреса до получени  сигнала переполнени  от счетчика 2, после этого выдаетс  сигнал разрещени  и обращени  на шину 8. После окончани  интервала времени - производитс  сброс счетчика 2 в начальное состо ние и перевод его работы в режим суммировани  сигналов «О сигналами от блока 3 управлени . Одновременно на числовой вход накопител  1 подаетс  сигнал «1 Первый цикл работы устройства заканчиваетс . При этом накопитель 1 оказываетс  заполненным сигналами «О. Второй цикл работы устройства происходит аналогично рассмотренному и отличаетс  от первого тем, что накопитель 1 в процессе функционировани  заполн етс  сигналами «1. В дальнейшем рассмотренные циклы чередуютс . Таким образом, в устройстве опрос состо ни  запоминающих элементов происходит последовательно с накоплением результата в счетчике 2. Это позвол ет существенно сократить количество выходов блока пам ти , сн ть ограничени  на его внутренню структуру, т.е. значительно упростить реализацию устройства. Формула изобретени  Устройство дл  восстановлени  информации в блоках пам ти, содержащее накопитель , адресные входы которого соединены с выходами коммутатора адреса и выходной адресной шиной, а входы коммутатора адреса соединены с выходами счетчика адреса и первым выходом блока управлени , второй выход которого соединен с входом s счетчика адреса, отличающеес  тем, что, с целью упрощени  устройства и повышени  его надежности, в него введен счетчик количества выбранных строк, информационный вход которого соединен с выходом накопител , управл ющие входы - с третьим и четвертым выходами блока управлени .

   а выход счетчика количества выбранных строк соединен с входом блока управлени , п тый и шестой выходы которого соединены соответственно с входом обращени  и входом числа накопител .

   Источники информации, прин тые во внимание при экспертизе 1 .Авторское свидетельство СССР № 506908, кл. G 11 С 7/00, 1976.
2. 2.Авторское свидетельство СССР № 514346, кл. G 11 С 21/00, 1976.
3. 3.Патент США № 3737879, кл. 340-173R 1973.