SU934474A1 - Устройство дл прерывани программ - Google Patents

Description

(5t) УСТРОЙСТВО ДЛЯ ПРЕРЫВАНИЯ ПРОГРАММ

I

Изобретение относитс  к вычислительной технике и может быть использовано в электронных вычислительных машинах (ЭВМ) в качестве узла прерывани  программ по заданному адресу.

Известно устройство дл  прерывани  программ, содержащее генератор импульсов, два регистра задани  временного интервала, инверсный счетчик и счетчик времени, которое прерывает программу по истечении заданного временного интервала СПНедостатками данного устройства  вл ютс  ограниченные функциональные возможности точного прерывани  программы в заранее заданном месте программы .

В ЭВМ с синхронным принципом функционировани  неточность прерывани  определ етс  несинхронностью генератора импульсов известного устройства и генератора ЭВМ, а также неточностного определени  момента запуска программы.

Точность обработки временного ин тервала повьаиают путем увеличени  частоты генератора импульсов данного устройства, однако это требует увегмчени  разр дности двух регистров задани  временного интервала и счетчика времени, что делает устройство громоздким, а вычисление задаваемого интервала времени трудоемким. В ЭВМ с асинхронным принципом функционировани , когда компоненты системы с такого типа ЭВМ работают с наиболее возможной скоростью и врем  циклов команд зависит от скорости работы каждого компонента. Применение данного устройства становитс  невозможным из-за непредсказуемости величины задаваемого интервала времени, необходимого дл  выполнени  программы .

Известно также устройство прерывани  программы по заданному адресу вычислительной машины типа СМ-1. Устройство прерывани  программы пг заданному адресу содержит регистр адреса, адресную шину оперативного запоминающего устройству (ОЗУ) элемент сравнени , триггер, формирователь кода прерывани  и шину прерывани  С2, Однако известное устройство преры вает программу лишь при обращении процессора к заданной  чейке ОЗУ. При отладке программ и дл  выполнени  заданного участка программы применение известного устройства создает р д неудобств. Если, например, в заданной  чейке ОЗУ модифицируютс  адреса внешних устройств (ВУ), то невозможно остановить программу при обращении процессора к конкретному ВУ. Кроме того, по заданному адресу ОЗУ или ВУ процессор может выдавать информацию в цикле Вывод либо принимать ее .в цикле Ввод. .Таким образом, дл  выполнени  точ ного прерывани  в заранее заданном Месте программы необходимо прерывать программу не только при обращении np цессора К  чейкам ОЗУ, но и при обра щении его к ВУ, причем либо при вводе информации в процессор, либо при выводе информации из него. Известное устройство не позвол ет отрабатывать и отлаживать програм мы с указанными услови ми. Цель изобретени  - расширение функциональных возможностей устройства за счет обеспечени  прерывани  по адресу ввода (вывода). Поставленна  цель достигаетс  тем что в устройство дл  прерывани  программ , содержащее регистр адреса, элемент сравнени , первый триггер, формирователь кода прерывани , выход которого соединен с выходом устройст ва, выход регистра адреса соединен с первым входом элемента сравнени , вт рой вход которого соединен с адресны входом устройства, а выход - с входом первого триггера, введены два элемента И, второй и третий триггеры причем выход первого триггера соединен с первыми входами элементов И, вход признака Вывод устройства сое динен со вторым, входом первого элемента И, вход признака Ввод устройства соединен со вторым входом вт рого элемента И, выходы второго и третьего триггеров соединены с треть ими входами первого и второго элемен тов И соответственно, выходы которых соединены со входами второго и треть его триггеров соответственно и с первым и вторым входами формировател  кода соответственно. Кроме того, формирователь кода прерывани  содержит два триггера, элемент ИЛИ, элемент И, формирователь импульса сброса и шифратор, выходы которого соединены с выходом формировател , первый вход шифратора соединен с выходом элемента И, второй вход шифратора соединен с первым входом элемента ИЛИ и с выходом первого триггера, третий вход шифратора подключен ко второму входу элемента ИЛИ и к выходу второго триггера, первый вход элемента И соединен с первым входом формировател  импульса сброса выходом элемента ИЛИ и с выходом формировател , второй вход элемента И соединен со вторым входом формировател  сброса и первым входом формиро вателЯ|второй и третий входы формировател  соединены с информационными входами первого и второго триггеров, соответственно, выход формировател  импульса сброса соединен со входами сброса первого и второго триггеров. На фиг. 1 представлена структурна  схема устройства; на фиг. 2 структурна  схема формировател  кода. Устройство содержит регистр 1 адреса , выход которого соединен с первым входом элемента 2 сравнени , второй вход которого соединен с адресной шиной 3 процессора. Выход элемента 2 сравнени  соединен через первый триггер k с первыми входами первого и второго элементов И 5 и 6, второй вход первого элемента И 5 соединен с входом признака .Вывод 7 устройства, второй вход второго элемента И 6 соединен с входом признака Ввод 8 устройства , третий вход первого элемента и 5 соединен с выходом второго триггера 9, а третий вход второго элемента И 6 соединен с выходом третьего триггера 10. Выход первого элемента И 5 соединен с первым входом формировател  11 кода прерывани  и со сбросовым входом второго триггера 9, выход второго элемента И 6 соединен со вторым входом формировател  11 кода прерывани  и со сбросовым входом третьего триггера 10, а выход формировател  кода 11 прерывани  соединен с шиной 12 прерывани . В состав формировател  кода прерывани  вход т два триггера 13 и 1, элемент ИЛИ 15 формирователь 16 импуль са

сброса, элемент И 17, шифратор .18, содержащий группу элементов И 19-22.

Устройство работает следующим образом .

В регистр 1 адреса записываетс  код адреса ОЗУ или ВУ, по обращению процессора к которому необходимо прервать программу. Затем, если необходимо прервать программу при выводе информации по заданному адресу, устанавливают второй триггер 9; если необходимо прервать программу при вводе информации - устанавливают тре тий триггер 10. Если требуетс  прервать программу в любом случае (как при выводе, так при вводе информации ) , устанавливают второй и третий триггеры Э и 10.

Пусть, например, устройство подготовлено дл  прерывани  программы при выводе информации по заданному адресу. Тогда при выполнении программы код адреса, поступающий с выхода регистра 1 адреса на элемент 2 сравнени , посто нно сравниваетс  ,с кодами адресов ОЗУ или ВУ, генерируемых процессором в адресную шину 3. При по влении в адресной шине 3 кода адреса, совпадающего с заданным, элементом 2 сравнени  устанавливает первый триггер 4. Если при этом информаци  выводитс , то си нал входа признака Вывод 7 поступает на первый элемент И 6, который срабатывает и сигнал с его выхода noступает на формирователь 11 кода прерывани  и в то же врем  сбрасывает второй триггер. Формирователь 11 кода прерывани  генерирует в шину 12 прерывани  код прерывани , соответствующий циклу Вывод по заданному адресу . Если же по заданному адресу следует ввод информации, то первый и второй элементы И 5 и 6 не срабатывают , а при генерации процессором следующего адреса, не совпадающего с заданным, элемент 2 сравнени  сбрасывает первый триггер 4. i Таким образом, применение предлагаемого устройства позвол ет обеспечить прерывание программы не только при обращении процессора к  чейке OЗУ но и при обращении его к любому ВУ, при этом учитываетс :выводитс  информаци  по адресу ОЗУ или ВУ или вводитс , что расшир ет функциональные возможности предлагаемого устройства и позвол ет точно прервать программу в заранее заданном месте программы. ,

Это делает менее трудоемкими процессы отладки программ и повышает удобство при работе над программами.

Claims (2)

1. Устройство дл  прерывани  про- грамм,содержащее регистр адр.еса, элемент сравнени , первый триггер, формирователь кода прерывани , выход которого соединен с выходом устройства, выход регистра адреса соединен с первым входом элемента сравнени , второй вход которого соединен с адресным иходом устройства, а выход - с входом первого триггера, о т л и ч .ающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет обеспечени  прерывани  по адресу ввода (вывода ), в него введены два элемента И, второй и третий триггеры, причем выход первого триггера соединен с первыми входами элемента И, вход признака Вывод устройства соединен со вторым входом первого элемента И, вход признака Ввод устройства соединен со вторым входом второго элемента И, выходы второго и третьего триггеров соединены с третьими входами первого и второго элементов И соответственно , выходы которых соединены соответственно с входами второго и третьего триггеров и с первым и вторым входами формировател  кода прерывани .

2. Устройство по п. 1, о т л и чающеес  тем, что формирователь кода прерывани  содержит два триггера, элемент ИЛИ, формирователь импульса сброса, элемент И,шифратор, выходы которого соединены с выходом формировател , первый вход шифратора соединен с выходом элемента И, второй вход шифратора соединен с первым входом элемента ИЛИ и с выходом первого триггера, третий вход шифратора подключен ко второму входу элемента ИЛИ и к выходу второго триггера , первый вход элемента И соединен с первым входом формировател  импульса сброса, выходом элемента ИЛИ и с выходом формировател , второй вход элемента И соединен со вторым входом формировател  сброса и первым входом формировател , второй и третий входы формировател  соединены с информационными входами первого

и второго.триггеров соответственно, выход формировател  импульса сброса соединен со входами сброса первого и второго триггеров.

Источники информации, прин тые во внимание при экспертизе

1.Авторское свидетельство СССР W , кл. G 06 F 9/б, опублик.

1979.

2,Процессор А131-10, Руководство 5 по эксплуатации. Ч. I. Общие сведени  З.ОБ. РЭ (прототип).