SU924701A1 - Универсальный цифровой преобразователь координат - Google Patents

Description

и с первыми входами еоо1ветственно первого, второго и третьего сумматоров , вторые входы которых соединены с вторыми выходами соответствующих буферных блоков, выходы сумматоров соединены с первыми входами соответствующих буферных блоков, выходы первого, второго и третьего регистров соединены с информационными входами элементов И-НЕ соответствующих групп, выходы элементов И-Н которых соединены с первыми входами соответствующих умнс кителей, вторые входы которых соединены с вторыми выходами соответствующ 1х буферных блокс)в, третьи входы умно  ителей соединены с первыми выходами соответствующих буферных блоков, первые выходы умножителей соединены с соответствующими входами блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые выходы умножителей соединены с вторыми, третьими и четвертыми входами каждого буферного блока, выход блока элементов ИСКЛЮЧАЩЕЕ ИЛИ соединен с управл ющим входом блока управлени  первым управл ющим входом блока выбора коэффициентов и с информационным входом четвертого регистра, выход которого соединен с первым информационным входом дешифратс| а и с информационном входом блока выбора коэффициентов, второй управл ющий вход которого соединен с первым выходом блока управлени  и адресным входом дешифратора, второй информационный вход которого соединен с вторым выходом блока управлени , йыход дешифратора подключен к входу блока пам ти зон, выход которого соединен с чет вертыми входами умножителей , выход блока выбора коэффициентов подключен к п тым входам буферных блоков, первый выход третьего буферного блока и выходы третьей ( элементов И-НЕ соединены с входами сдвигател , выход которого соединен с шестым входом третьего буферного блока, седьмой вход которого через блок вычислени  обратной величины соединен с выходом сдвигател , первый вход блока анализа знака соединен с первым входом первого буферного блока, информационные входы буферных блоков и входы с второТо по четвертый блока анализа знака  вл ютс  информационными входами преобразовател , управл ющие входы буферных регистров, групп элеменtoB И, умножителей, сдвигател  и блока выбора коэффициентов соединены соответственно с выходами первой, второй, третьей, четвертой,п той и шестой групп блока управлени , управл ющие входы блока вычислени  обратной величины и блока аЯализа знака соединены с третьим и четвертым выходами блока управлени  соответственно .

Каждый буферный блок содержит три мультиплексора и шесть регистров , информационные входы первого мультиплексора  вл ютс  входами буферного блока, выход первого мульS типлексора соединен с информационными входами регистров, выходы регистров с первого по четвертый соединены с информационными входами второго мультиплексора, выходы всех

0 регистров соединены с соответствующими информационными входами третьего мультиплексора, выходы второго и третьего мультиплексоров  вл ютс 

S роответственно вторым и первым выходами буферного блока, управл ющие

входь4 мультиплексоров и регистров  вл ютс  управл ющими входами Ьуферного блока.

Блок выбора коэффициентов содер0 жит дешифратор, мультиплексор и блок пам ти коэффициентов, вход которого соединен с выходом дешифратора , вход которого  вл етс  информационным входом блока выбора коэффи5 циентов, выход блока пам ти коэффициентов соединен с информационным входом мультиплексора, первый управл ющий вход которого  вл етс  первым управл ющим входом блока вы0 бора коэффициентов, второй управл ющий вход которого соединен с вторым управл ющим входом мультиплексора и адресным входом дешифратора.

Блок управлени  содержит блоки

5 пам ти программы вычислени  вида преобразовани  и характеристик зон, счетчик, регистр, схему сравнени , коммутатор, генератор импульсов, мультиплексоры, блоки задани  режи0 ма, п ть элементов И и элемент И-НЕ, причем выходы с первого по восемнадцатый и с дев тнадцатого по тридцать шестой блока пам ти программы вычислени  соединены с первыми и вторыми

5 управл ющими входами соответственно с первого по восемнадцатый мультиплексоров , пер вые и вторые информационные входы которых соединены соответственно с выходом первого блока задани  режима и выходом дев тнадцатого мультиплексора, выходы мультиплексоров с первого по восемнадцатый  вл ютс  выходами nepBovi группы 6ло ка управлени , выходы с тридцать седьмого по сороковой блока пам ти программы вычислени  соединены с управл ющими входами соответственно с первого по четвертый элементов И, информационные входы с первого по третий элементов И соединены с выходом пе|Ьвого блока задани  режима, вход которого соединен с выходом генератора импульсов и информационным входом п того элемента И, выход которого соединен с входами с второго по восьмой блоков задани  режима, выход второго блока задани  режима соединен с информационным входом четвертого элемента И, выход которого соединен через элемент И-НЕ с вторым выходом блока управлени  , выход четвертого элемента И  вл етс  выходом второй группы блока управлени , выходы с сорок первого по шестьдес т седьмой блока пам ти программы вычислени   вл ютс  выходами первой группы блока управлени , выходы шестьдес т и шестьдес т дев тый блока пам ти программы вычислени   вл ютс  выходами п ;той группыблока управлени , выходы ; с семидес того по семьдес т второй блока пам ти программы вычислени   вл ютс  выходами третьей группы блока управлени , выходы с семьдес т третьего по семьдес т п тый блока пам ти программы вычислени  соединены с управл ющими входами дев тнадцатого мультиплексора и блока пам ти характеристик зон и  вл етс  первым выходом блока управлени , семьдес т шестой выход блока пам ти программы вычислени   вл етс  третьим выходом блока управлени  семьдес т седьмой выход блока пам ти программы вычислени  соединен с вторым выходом блока управлени , семьдес т восьмой выход блока пам ти программы вычислени   вл етс  выходом первой группы блока управлени , семьдес т дев тый выход блока пам ти программы вычислени  соединен с управл ющим входом п того элемента И, восьмидес тый выход блока пам ти программы вычислени   вл етс  четвертым выходом блока управлени , выходы блоков задани  .режима с

третьего по шестой подключены к информационным входам с первого по четвертый дев тнадцатого мультиплексора , п тый вход которого соединен с выходом двадцатого мультиплексора, управл ющие входы которого соединены с выходами блока пам ти характерис тик зон и  вл ютс  выходами ufecтoй группы блока управлени , вход блоке

управлени  соединен с информационным входом блока пам ти характеристик зон, первый и второй информационные- входы двадцатого мультиплексора соединены соответственно с выходами седьмого и восьмого блоков задани  режима, выход дeв tнaдцaтo го мультиплексора соединен с управл ющим входом коммутатора, информационный вход которого соединен с

выходом генератора импульсов, выход йоммутатора соединен с тактовым входом счетчика, установочные входы которого соединены с первыми выходами блока пам ти вида преобразовани ,

вторые выходы которых соединены с установочными входами регистра, вход блока пам ти вида преобразовани   вл етс  входом задани  режима блока управлени , выход счетчика соединен

с входом блока пам ти программы вычислени  и первым входом схемы сравнени , выход которой подключен к управл к цему входу генератора импульсов , второй вход схемы сравнени  соединей с выходом регистрао

На фиг.1 представлена блок-схема предлагаемого преобразовател ; на фиг.2 г блок-схема буферного блока; на фиг.З - матрица сумматоров умножител , имеюща  древовидную структуру; на фиг.и - блок-схема блока ИСКЛЮЧАЮЩЕЕ ИЛИ;на фиг.5 - блок-схема коэффициентов; на фиг.6 - блок-схема |блока управлени .

Преобразователь содержит блоки 1 - 3 буферные, сумматоры 4-6, регистры 7-9, группы 10-12 элементов И-НЕ, умножит;ели 13 15, сдвигатель 16, блок 17 обратной величины , блок 18 ИСКЛЮЧАЮЩЕЕ ИЛИ,

блок 19 пам ти зон, даиифратор 20, регистр 21,. блок 22 выбора коэффициентов , блок 23, управлени , блок 2 анализа знака,

Первый буферный блок 1 содержит

мультиплексор 25, регистры 26-31 . и мультиплексоры 32 и 33. Второй буферный блок. 2 содержит мультиплексор 3, регистры 35 «О, мультиплексоры I и 42. Третий буферный блок содержит мультиплексор tS, регистры k - kS, мультиплексоры 50 и 5К Блок 22 выбора коэффициентов содержит дешифратор 52, блок 53 пам ти коэффициентов и мультиплексор 5. Преобразователь имеет инф9Рмационные входа 55 57 входы блока выбора коэффициентов 58-61. Блок управлени  содержит блок 62 пам ти программы вычислений, блок 63 пам ти вида преобразовани , счетчик 6, регистр б5, схему 66 сравнени , коммутатор 67, генератор 68 импульсов, блоки 69 75 задани  режима, мультиплексоры 76 и 77, блок 78 задани  режима, элемент И 79, блок 80 пам ти характеристик зон, мультиплексоры 81 - 98, элементы 99-101 И, элемент И-НЕ 102, элемент И 103, вход задани  режима lOt.

Блок ИСКЛОЧАЮЩЕЕ ИЛИ (фиг«4) может быть реализован, например, на многоразр дном сумматоре по модулю два.

Блок пам ти программы вычислени  62 представл ет собой посто нное запоминающее устройство, предназначенное дл  хранени  программы выполнени  всех шести видов 1фординатных преобразований. Оно включает в себ  96 строк длиной 80 двоичных разр дов кажда . Блок 62 разбит по вертикали на шесть частей, в каждой из которых хранитс  программа выполнени  соответствующего координатного преобразовани . Информаци , записанна  в блоке 62, используетс  дл  управлени  работой всего предлагаемого устройства либо непосредственно , т.е. поступа  пр мо на управл ющие входы соответствующих функциональных блоков, либо опосредованно , поступа  на входы элеменTaphjMx мультиплексоров 81 - 98, элементов И 79, 99 - 101, элементы И-НЕ 102, а также блок пам ти характеристик зон 80. Блок 62 реализован на 30 интегральных микросхемах , типа 155РЕЗ (32 8-разр дных слова кажда ).

Первый участок длиной Q разр дов используетс  дл  управлени  процессом записи в регистры 7-9, 21, 26-31, 35 - Ю и 44 - 49. Каждому из регистров буферных блоков соответствует в блоке 23 управлени  отцельный элементарный мультиплексор.

а на участке 1 строки блока 62 - два разр да. При считывании данной строки два управл ющих разр да (дл  каждого из регистров.) по вл ютс  на 5 выходе блока б2 и поступают на управл ющие входы соответс1вующего элементарного мультиплексора, разреша  или блокиру  тем самым прохождение через него импульсов записи к синхровходу соответствующего регистра.

Разр ды 37 участка I хран т инфсчэмацию, управл ющую процессом записи в регистры соответственно 7 5 21. Содержание разр дов 37 - поступает на входы элементов И соответственно 99 - ,101 и 79, на другие входы которых поступают импульсы записи от блоков задани  режима соответственно 75 и 78.

Участок 11 длиной 27 разр дов содержит дев ть трехразр дных слов, каждое из которых поступает на управл ющие входы соответствующего мультиплексора буферных блоков, управл   тем самым прохождением информации через данный мультиплексор.

Участок 111, длиной два двоичных разр да, предназначен дл  непосредственного управлени  работой сдайгател  16. Наличие единицы в разр де 68 приводит к записи информации во входные регистры сдвигател . Наличие . единицы в разр де 69 разрешает в

сдвигателе сдвиг одного из взаимнонормализованных операндов на восемь разр дов вправо, наличие нул  - запрещает .

Участок 11 длиной три разр да содержит три одноразр дных слова каждое из которых непосредственно управл ет соответствующей группой элементов И-НЕ 10 - 12. Наличие единицы в любом из разр дов 70 - 72 приводит к по влению на выходе соответствующей группы И-НЕ двоиМного числа , целиком состо щего из единиц. Наличие нул  соответствует прохождению через рассматриваемый блок И-НЕ. поступающего на его вход двоичного числа.

Участок V содержит трехразр дный код включаемой операции из следую х ; 1/а,

Mill.

щего набора: +

взаII . ,

имна  нормализаци , siп arctg I/a . При вычислении любой из вышеназванных четырех функций код соответствующей функции поступает на управл ющие входы дешифратора 20, .дешифратора 52, блока 22 выбора )фициентов и адресные входы блока пам ти характеристик зон, обуславлива  тем самым выборку из соответственно блока 19 пам ти зон, блока 5 пам ти выбора коэффициентов и блока 80 пам ти характеристик зон информации именно о данной функции. При выполнении любой из четырех вышеназванных операций трехразр дный код операции поступает на управ л ющие входы-мультиплексора 77, обуславлива  подключение к его выходу блока задани  режима, соо1ветствующего выполн емой операции. При вычислении функции мультиплексор 77 пропускает на выход информацию с вы хода мультиплексора 76, т.е. с выхода блока задани  режима 7 либо 75 Участок V содержит одноразр дное слово, которое используетс  дл  непосредственного управлени  запись операнда в блок вычислени  обратной величины. Наличие единицы в разр де 7б разрешает запись. Участок VII содержит одноразр дное слово, которое подаетс  на один из управл ющих входов дешифратора 20, вызыва , в случае наличи  еди- ницы в разр де 77, по вление на его выходе адреса строки блока 19 пам ти в которой записано двоичное слово, состо щее целиком из единиц. Участок VIII содержит одноразр дный код управлени  сдвигам в регист рах 28, 37, tS и , который поступает на управл ющий вход сдвига этих регистров. Наличие единицы в разр де 78 разрешает сдвиг информации в регистрах 28, 37, и на один разр д влево. Участок IX содержит одноразр дны код режима работы, который поступает на вход элемента И 103 и разрешает прохождение импульсов от генератора 68 на входы блоков задани  режима 69 - 7 и 78 (при наличии единицы в разр де 79). Единица в разр де 79 соответствует этапу выполнени  одной из операций либо вычислени  одной из функций. Участок X содержит одноразр дный код управлени  записью информации в блок 2 анализа знака. Блок пам ти вида преобразовани  63 содержит шесть строк, на каж дои из которых записаны адрес начальной и конечной строки той части блока 62 пам ти, в которой записана программа выполнени  координатного преобразовани  соответствующего вида. По входной информационной шине поступает адрес строки блока 63 пам ти, соответствующий реализуемому виду преобразований. По вле|ние информации на выходе блока 63 приводит к ее записи в счетчИк 6 ( адрес начальной строки) и регистр 65 (адрес конечной строки. Одновременно запускаетс  генератор 68 импульсов. Схема 66 сравнени , фикт сиру  момент дост 1жени  конечной строки данной зоны блока 62, останавливает генератор 68 импульсов, заверша  тем самым процесс выполнени  данного координатного преобразовани  . Блоки б9 - 72 задани  режима обеспечивают выполнение операций соот1/а ,взаим11 .11 |1„И II ветственно на  нормализаци  , формиру  импульсы , длительность которых определ етс  длительностью выполнени  соответствующей операции. Блок 73 задани  режима соответствует .вычислению функции, когда анализируема  зона -единична . Блок 7 задани  режима соответствует вычислению функции в случае полной или неполной анализируемой зоны кусочно-линейного представлени  функции. Длительность импульса блока 7 задани  режима больше длительности импульса блока 73 задани  режима. Наличие импульса, выработанного соответствующим .блоком задани  режима , на выходе второго мультиплексора 77 блокирует прохождение импульсов генератора 68 через коммутатор 67 на вход счетчика 6, обеспечива  выполнение данной операции или вычисление данной функции в течение требуемого дл  этого времени. Задний фронт импульса соответствующего б.лока задани  режима, поступа  на второй информационный вход э.лементарных мультиплексоров 81 - 98; обеспечивает запись результатов выполнени  операции либо вычислени  в те из регистров 26 - 311 35 - , « - 49, на втором управл ющем входе элементарных мультиплексоров которых присутствует логическа  единица. Блок 75 задани  режима обеспечивает задержку импульса генератора 68 на врем  прохождени  информации через соответствующий мультиплексор соответствующего буферного запомина щего блока. Задний фронт импульса, выработан ного блоком 75, обеспечивает запись информации в те из регистров 26 - 3 35 - 0, kk - kS, на первый управл ющий вход элементарных мультиплек соров которых поступает из блока 62 логическа  единица, а также в те из регистров 7 - 9, на управл ющем вхо де элементов И которых присутствует единица. Блок 78 задани  режима вырабатывает импульс, по заданному фронту которого происходит запись информации в регистр 21 о Импульс проходит через элемент И 78 .на вход регистра 21 лишь при наличии единицы на другом входе элемента И 79, что определ е-тс  содержанием разр да 0 строки блока 62,, Импульс блока 78, пройд  через элемент И-НЕ 102, поступает на один из управл ющих входов дешифратора 20, обуславлива  формирование на его выходе адреса первой строки той части блока 19, котора  соответствует вычисл емой функции. Содержание этой строки будет присутствоват на выходе блока 19 в течение длительности импульса блока 78 задани  режима. Следует отметить, что при измене нии разр дности операндов, т.е. изменении времени выполнени  данной операции или вычислени  данной функ ции, необходимо изменить и длительность импульсов соответствующих бло ков задани  режима. Блок 80 пам ти характеристик зон представл ет собой посто нное запоминающее устройство, состо щее из четырех строк (по числу вычисл емых функций), каждого из которых содержит исло разр дов, равное числу зон разбиени  диапазона изменени  аргумента соответствующей функции. Каждый из разр дов любого блока 80 представл ет собой характеристику соответствующей зоны разбиени . Наличие единицы в данном разр де означает , что соответствующа  зона полна  или неполна . Наличие нул  означает, что соответствующа  зона единична . При вычислении данной функции, код функции поступает из блока 62 на управл ющие входы блока 80, обуславлива  считывание соответствующей строки. Номер искомой зоны, поступа  из блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 18 на адресные входы блока 80, выбирает соответствующий разр д данной строки. При по влении единицы на блока 80, первый мультиплексор 76 пропускает импульс блока 7 задани  режима. При наличии нул  первый мультиплексор 76 пропускает импульс блока 73 задани  режима, на управл ющий вход мультиплексора 5 блока 22 выбора коэффициентов nocrynaei нуль с выхода блока 80, что приводит к по влению на выходе мультиплексора 5 коэффициентов К и в данной единичной зоны диапазона изменени  аргумента вычисл емой функции Блоки б9 - 7 и 78 могут быть выполнены на основе микросхем типа 155 АГ1. Элементарные мультиплексоры 81 - 98 реализованы на основе микросхем типа 155 ЛР1, Блок 2 анализа знака содержит свой, местный узел управлени , который не раскрыт в данном описании из-за простоты. Универсальный цифровой преобразователь координат выполн ет следующие координатные преобразовани . 1. Преобразование из одной трехмерной пр моугольной системы координат в другую X + лх У + ДУ Z + UZ f матрица направл ющих косинусов 2. Преобразование из одной двухмерной пр моугольной системы координат в другую 3. Преобразование из трехмерной пр моугольной системы координат Гг о Га в сферическую г х + у + Z ; Ч arctg - ; JF, Q- arctg о Q Ji. ix- + Преобразование из сферической системы координат в трехмерную пр моугольную 139 X гчсоз Ч-cosQ;. у « r.sin4x xcosQ; Z г.si n Q; - Л Ч JF ; 0 Q . 5. Преобразование из двухмерной пр моугольной системы координат в пол рную J5 Л-arctg-i ; - Ji f Л . 6. Преобразование из пол рной системы координат в двухмерную пр моугольИую X p-cos4 ; у -р , Следует отметить, что преобразователь функционирует с числами с фиксированной зап той, т.е. поступа щие на вход устройства координты представлены в относительных единицах (по аболютной величине меньше или равны единице). Так, уголы (И и представлены относительно числа JT . Запись чисел в регистры, сдвиг хран щихс  в регистрах двоичных чи сел, управление работой мультиплексоров осуществл етс  по сигналам поступающим из блока 23 управлени . Поэтому, дл  кратности и простоты изложени , в дальнейшем, использу  выражени  число А записываем в ре гистр В , сдвигаем число А в регист ре В вправо (влево) на f разр дов, на выходе мультиплексора С присутст вует число А, мы будем подразуме-. вать, что дл  этого соответственно на управл ющий вход записи регистра В из блока 23 управлени  поступает импульс записи, на управл ющий вход сдвига регистра В поступает В импульсов сдвига, а на управл ющий вход мультиплексора С из блока 23 управлени  - соответствующий код. I. , Дл  вычислени  функций вида Q tf ; Q arctgy; Qsinf и Q cos Г, которые встречаютс  в вьвие перечисленных координатных преобразовани х , используетс  метод кусочно-линейной аппроксимации. Диапазон изменени  аргумента разбиваетс  щ определенное число участЦов, дтны которых определ ют по известным фор мулам. Дл  каждого участка аппрокси мации определ ютс  козффи14Иеиты b и k (у Кх + b) - выражение дл  каждого участка аппроксимирующей ло маной. Вычисление функции проводитс путем определени  участка аппроксимации , которое выполн етс  сравнением данного значени  аргумента с значением аргумента в узлах аппроксимации . Таким образом определ етс  исполь зуемый участок аппроксимации, затем из пам ти извлекаютс  соответствующие ему коэффициенты Ъ и k, rfoctie чего осуществл етс  вычисление значени  аппроксимирующей функции у kx + Ь. В преобразователе используетс  метод ступенчатого определени  используемого участка аппроксимации. Весь диапазон измерени  аргумента . представл етс  состо щим из (д - 1) зон. Кажда  из зон содержит не более (д - 1) участков аппроксимации. Пусть имеетс  Н участков аппроксимации , тогда N m (g - 1) + .1Чп f + i гдеm - число полных зон, т.е. зон, состо щих из (д - 1) - у 4астков аппроксимации; m n- число неполных зон, т.е. зон, содержащих менее, чем (9- 1) участков аппроксимации; m J- число единичных зон, т.е. зон, состо щих из одного участка аппроксимаций. Дл  сокращени  времени выполнени  координатных преобразований, при разбиении диапазона изменени  аргумента на зоны, следует стремитьс  к уменьшению величины m + nv. и к увеличению величины т. Оптимальное ,{с точки зрени  быстродействи ) разбиение на зоны следует осуществить следующим образом: 1) Д N N - (д - 1); 2)(m + m,) . 9 - 1 - ( mj. 3)ma {g - 1 где tQl наименьшее целое число, бо ьшее или равное Q. Далее простым способом определ ютс  величины т, т а также число Р участков аппроксимации в каждой из неполных зон. Обычно число участков аппроксимации не превышает 30 - lO. Кажда  зона или участок характеризуютс  значением аргумента в граничных точках (узлах аппрокси мации). Значени  аргумента в граничных узлах зон и участков занос тс  в блок 19 пам ти зон, состо щий из 159 четырех частей соответственно вышеупом нутым четырем функци м. На первой строке каждой из частей записаны значени  аргумента в граничных узлах (д - 1) зон (слева направо , в направлении увеличени  значений аргумента). На следующих (т + т, строках записаны значени  аргумента в грани ных узлах участков аппроксимации со ответствующих полных зон. Так, на второй строке записаны значени  аргументов в граничных узлах дл  учас ков первой зоны (полной или неполной ) и т.д. Коэффициенты К и В записаны в блоке 53 пам ти коэффициентов блока выбора коэффициентов 22. Блок 53 па м ти коэффициентов также состоит из четырех частей соответственно четырем функци м. Кажда  из частей состоит из т-,+ m 0 + m строк. Кажда  строка блока 53 содержит коэффициен ты Ь и k дл  всех участков соответствующей зоны в пор дке возрастани  их (участков) пор дкового номера (фиг.5). Оба блока пам ти могут быт выполнены на основе микросхем типа КД917А (диодные сборки). Каждое из чисел, записанных в блоке 19 пам ти зон, представл ет собой дойюлнительный код соответствующего значени  аргумента, вз того со знаком минус.. Определение используемого участк аппроксимации осуществл етс  в матричных умножител х 13 - 15. Каждый из них содержит матрицу элементов И из которых 2пг элементов - трехвходовые , остальные - двухвходовые, а также матрицу сумматоров, имеющую древовидную структуру. На фиг.З при ведена структура такой матрицы сумматоров дл  m 8 (m - разр дность множител ). Кружками обозначены празр дные сумк1аторы (п - разр дност множимого, п т). Число г п-разр дных сумматоров в верхней строке дерева сумматоров, к тора  обозначена на фиг.З пунктиром равно наибольшему четному ЧИСЛУ, меньшему или равному т. Каждый из гп-разр дных сумматоров верхней стр ки дерева сумматоров выполнен по сх ме сумматора с частично-групповым переносом (t ЮО - 150) не. Входы каждого из г -разр дных сумма торов верхней строки соединены с вы ходами 2п трехвходовых элементов И таким образом, что на выходах первой группы из п элементов И присутствует одно слагаемое дл  данного сумматора, на выходах второй группы из п элементов И - другое слагаемое. На первые два вхдда каждого из трехвходовых элементов И поступают соответствующие разр ды множимого и множител . Дл  осуществлени  операции сравнени  на данном п-разр дном сумматоре на третий вход каждого из п элементов первой группы трехвходовых элементов И поступает соответствующий разр д данного значени  аргумента, а на третий вход каждого из п элементов второй группы - соответствующий разр д значени  аргумента в граничном узле (отрицательное число в дополнительном . коде). При наличии единиц на первом k втором входах -каждого из 2 п трехвходовых элементов И, на выходах первой и второй групл этих элементов присутствуют соответственно данное значение аргумента и значение аргумента в каком-либо граничном узле , т.е. в данном сумматоре выполн етс  операци  сравнени . В умножител х 13 - 15 имеетс  cj, 3,.-разр дных сумматоров, в которых выполн етс  сравнение, Тс,е. в предлагаемом устройстве возможно одновременное выполнение сравнени  данного значени  аргумента со значени ми аргумента в q, Зр граничных узлах. При наличии единицы на третьем входе каждого из 2 трехвходовых элементов И, S умножител х 13 - 15 осуществл етс  умножение. Рассмо1 РИМ процесс вычислени  в предлагаемом устройстве функции cos-jf. Значение (в относительных единицах) записано в регистрах, например , 27, 36 и 5 соответственно блоков 1 - 3. По сигналам из блока 23 управлени  на выходах мультиплексоров 33, , 51 и групп элементов И-НЕ 10 - 12 устанавливаютс  двоичные числа из г единиц. Тем самым на первых двух входах каждого из трехвходовкх элементов И умножи1 елей 13 - 15 устанавливаютс  единицы . Из блока 23 управлени  на адресные входы дешифратора 20 и дешифратора 52 блока 53 поступает адрес тех из частей блока 19 пам ти зон и блока 53, в которых хран тс  соответственно значени  аргумента и коэффициентов Ь, k дл  функции cos у ( пусть это будет перва  часть). Одновременно на выходах мультиплексоров 32, k и 50 присутствует данное значение аргумента f , Из блока 23 управлени  на второй вход дешифратора 20 поступает двоичное (т + 0-разр дное число вида 1000..,.0. С выхода дешифратора оно поступает на адресный вход части блока 19 пам ти зон, на выходе которой по вл етс  содержание первой строки этой части gnразр дных чисел, каждое из которых представл ет собой значение аргумен та в соответствующем граничном (дл  зон) узле аппроксимации Каждое из дп-разр дных двоичных чисел (со знаком минус в дополнительном коде поступает на вход соответствую щего п-разр дного сумматора верхней строки умножителей 13 - 15 на другой вход которого поступает данное значение аргумента - . В каждом из этих сумматоров происходит сравнение вышеупом нутых значений аргумента . Если данное значение аргумента Y больше значени  аргумента в данном граничном узле, то на выходе сравне ни  сумматора присутствует О, если меньше или равно -1. Выход сравнени  каждого из g сумматоров верхней строки соединен с соответствующим входом блока ИСКЛЮЧАЮЩЕЕ ИЛИ 18, ко торый содержит (g - 1) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.Способ соединени  выходов сравнени  сумматоров со входами блока ИСКЛЮЧАЮЩЕЕ ИЛИ 8 показан на фиг,. Пусть На вход блока ИСКЛЮЧАЮЩЕЕ ИЛИ 18 поступает С|,-разр дное число вида 0000111..11. На выходе этого блока формируетс  (g разр дное число G П00100...00. Позици  единицы в последнем числе ука зывает на зону, содержащую данное значение -у. В блоке 23 управлени  записаны но мера полных и неполных зон. С выхода блока ИСКЛЮЧАЮЩЕЕ ИЛИ число G поступает на вход блока 23 управлени , который анализирует число G. Если число G указывает на полную или неполную зону, то оно записываетс  в регистр 21, с выхода которого поступает на вход дешифратора 28. При это на адресных входах первой части блока 19 присутствует адрес анализируемой зоны„ На выходе блока 19 по вл етс  содержимое соответствукицвй его строки, котсЧ)ое представл ет собой значени  аргумента в узлах аппроксимации , вход щих в анализируемую зону. Далее, аналогично вышеописанному, происходит процесс сравнени , в результате чего на выходе блока ИСКЛЮЧАЮЩЕЕ ИЛИ 18 по вл етс  -разр дный адрес искомого участка аппроксимации . Адрес участка аппроксимации поступает на управл ющий вход 59 мультиплексора З. На вход 58 дешифратора 52 поступает адрес зоны, содержащей искомый j4acTOK аппроксимации С выхода дешифратора 52 этот адрес поступает на адресные входы первой части блока пам ти коэффициентов 53. При этом на выходе блока 53 по вл етс  содержимое строки, котора  соответствует-анализируемой зоне. Содержание этой строки представл ет собой коэффициент К. и Ь всех участков аппроксимации, вход щих в данную зону. На выходе б1 мультиплексора 5 по вл ютс  коэффициенты К. и В искомого участка аппроксимации . Если- анализ числа G в блоке 23 управлени  показывает, что анализируема  зона единична , то число G записываетс  в регистр 21, на управл ющий вход 60f2 мультиплексора 5 одновременно поступает код 0...0, а на выходе этого мультиплексора по вл ютс  коэффициенты К и Ь искомого участка аппроксимации. Вычисление функции О, УЗ . Q arctg у, и Q S{ п у выполн етс  полностью аналогичным образом, Рассмотрим работу предлагаемого устройства при осуществлении следующих трех координатных преобразований Преобразование из одной трехмерной пр моугольной сист емы координат в другую. В регистры 26 - 30 блока 1 записываютс  соответственно, X , ДЛ , А, D, R в регистры 35 - 39 блока 2 записываютс  соответственно , j , В, М, S, а а регистры k - блока 3 - соответственно Z, AZ , С, N, Р. Процесс преобразовани  разбит на шесть циклов. Первый цикл. На выходах мультип-. лексоров 32, 33, И,42, 50 и 51 присутствуют соответственно X, 4Х , а, ,г-,лг. В сумматорах - 6 1Э проводитс  суммирование соответстX ; ( венно X + frX 14-Д1 Z. Результаты суммировани  х , « , z; записываютс  в ре- гистры соответственно 31, О и kS. Второй цикл. На выходах мультиплексоров 32, 1, 50 и на выходе бло ка 19 пам ти зон присутствуют числа из N единиц. Мультиплексоры 33, и 51 пропускают на выход соответственно х, i и i , которые записываютс  в регистры соответственно . Далее на выходы мультиплексороб .33, и 51 поступают числа соответственно D, В и Р, а на выходах групп элементов И-НЕ 10 - 12 присутствуют числа соответственно к , j и г . В умножител х 13 - 15 осуществл  етс  умножение соответственно ) , B-il, Р-2. , результаты которого, пройд  через мультиплексоры соответ ственно 25, З и 3, записываютс  в регистры соответственно 36, 27 и Третий цикл. Аналогичным образом R-X , , ..I .. -.1 производитс  умножение С-г , результаты которого записываютс  в регистры соответственно 8, 37 и 29. Четвертый цикл. Производитс  умножение А-ч , S-a , N-z. , ре;%ультаты которого записываютс  в регистры соответственно 30, 38 и . П тый цикл. Аналогично 1 такту, в сумматорах - 6 осуществл етс  суммирование соответственно B-v 4+Сг ,1)Х +Ма , PZ: +RX результаты которого записываютс  в регист ры соответственно 2б, 35 и Л. Шестой цикл, В сумматорах - 6 осуществл етс  суммирование соответ ственно ( + Ст.,) + АХ Xi , (ох + ) + N Z У, {Р2. + RX ) + S I. результаты которого записываютс  в регистры соответственно 7, 36 и 5. Преобразование из трехмерной пр  моугольной системы координат в сферическую . В регистры 28 и 37 заноситс  координата , а в регистры 37 и соответственно тих. Координаты , Z и X поступают по,входам соответственно 55 - 57. Дл  предотвращени  переполнени  разр дной сетки при .вы числении Yxl-H + 1 и координаты ,X , 1 умножаем на масш табный коэффициент 2, дл  чего в регистрах соответственно 28 и , l 37, б осуществл етс  сдвиг влево на один разр д. Преобразование состоит из п ти циклово Первый цикл. На выходах мультиплексора 51 присутствует х, который записывают в регистр 9. Далее на выходе этого же мультиплексора по вл етс  V , после чего обе координаты X и записываютс  в сдвигатель 16. После этого в устройстве осуществл етс  параллельно два процесса. В сдвигателе 16, выполненном на основе сдвиговых регистров, проводитс  взаимна  нормализаци  координат X и а , котора  заключаетс  в одновременном сдвиге координат х и : влево до по влени  единицы в старшем разр де координаты X. После окончани  взаимной нормализации осуществл етс  сдвиг V на 8 разр дов вправо, что соответствует умножению на масштабный коэффициент , которое проводитс  дл  предотвращени  переполнени  разр дной сетки при вычислении функции Ч arctg --. . Таким образом, диапазон аргумента функции Q arctg f представл етс  как О f 1. В умножител х 13 - 15 осуществл етс  вышеописанным образом умножение соответственно i V. V - . Z-, X- X ; X результаты которого записываютс  соответственно в регистры 27, 36, 45) 31, to, 49 и 26, 35, 44. Далее в сумматорах 4 - 6 вышеописанным способом проводитс  суммирование i, в результат которого записывают . в регистры 29, 38 и 47. После этого в сумматорах 4-6 проводитс  суммирование (х + S) + z-, результат которого записывают в регистры 26 и 35. Нормализованную вышеописанным способом координату записывают в регистр 48, а нормализованный х поступает в блок 17 обратной величины, который реализован на матрице сумматоров . С выхода блока 17 обратнойвеличины величина --- записываетс  в регистр 49. Очередность записи результатов умножени , суммировани  и т«д. в регистры буферных блоков 1 - 3 устанавливаетс  блоком 23 управлени .

21 Второй цикл. Вычисл ем 1 Полученные описанным ранее способом коэффициенты К и 6 записываютс  в регистры 30 и 31. Далее в умножител х 13 - 15 осуществл етс  умно- s

жение соответственно k-() ,г-1,

результаты которого записываютс  в регистры соответственно 29, +9, 27, 36 и 5 1очередность записи результатов умножени  следующа  г , ii Х ) После этого в сумматоре k проводитс  суммирование k(A+il ) 4- Ь, результат которого (Yx +:j ) заноситс  в регистр 30.

Третий цикл. В умножителе 13 проводитс  умножение , результат которого, записываетс  в регистр 8. Далее в сдвигатель 1б записывают вышеописанным образом Т и tx2-+ У . После этого в преобразователе параллельно происходит два процесса . Аналогично первому циклу, в сдвигателе 1б проводитс  взаимна  нормализаци  I. и , нормализованное число УЛ- записывают в /

регистр 8, А величину - - в регистр 9. Затем вычисл ют известным :j

способом arctg

Дл  этого поJтyчeнныe вышеописанным образом коэффициенты К и В записываютс  в регистры 28 и 29.

В умножителе 13 осуществл етс 

1

умножение К.

, результат которого записываетс  в регистр 28. Далее в сумматоре проводитс  сложение

+ Ь, результат которого

(arctg -J-) заноситс  в регистр 31.

Л

Четвертый цикл. Вычисл ютУх .

. Коэффициенты К и Ъ записываютс  в регистры 37 и 38. В умножител х 1 и 15 проводитс  умножение соответственно k-( +1)-и

, результаты которого зав регистры соответствен ..ч 1«-«.™-.---36 и . В сумматоре 5 сложение k(x + b.

V

результат которого - х занос т в регистр 35.

П тый цикл. Вычисл ют arctg

Коэффициенты К и Ь занос тс  в ре Гистры 28 и 29 . В умножителе 13 осу , . ществл етс  умножение k ч ) ,

результат которого записывают , в регистр 26 о Далее в сумматоре

) + Ь,

проводитс  сложение k.-(

результат которого arctg

заноситс  в регистр 30.

Окончательные значени  углов у и в определ ютс  в блоке 2Ц анализа знака. На его входы по информационным входам 55 - 57 поступают знаки координат X , 3 , Z (siqf пх, sig пх, sign-г), а с выхода мультиплексо fAisl

pa 33 - значени  arctg --, arctg.

При описываемом преобразовании блок 2 анализа знака выполн ет следующие операции:

- 0; у arctg -

XX

8; X 0; у 0; у arctg

XX

- 0; у arctg -

XX

-Д- 0; X 0; у 0; у arctg - +1 XтГТГлГX

Z 0; Q arctg

, Л

Z 0; Q -arctg

Z2

Преобразование из сферической

5 системы координат в трехмерную пр моугольную осуществл етс  следующим образом.

Ч записываетс  в регистры 26,

0 35 и Q - в регистры 27, Зб и +5; г - в регистры 31, «О и . Кратко изложим последовательность операций при данном координатном преобразовании .

5

Первый цикл. Вычисл ем cos Ч

Второй цикл. Вычисл ем cos (Я .

Третий цикл. Вычисл ем sin Ч .

Четвертый цикл. Вычисл ем sin а.

Одновременно умножаем cos 4CosCl ; sin Ч- cosa.

П тый цикл. Одновременно yMHomsf ем г «(cos -cosQ); г (sm4-cosQ);, г sInQ.

Блок анализа выполн ет следующие операции:

signx sign (cos)xsign (cpsQ) sign У sign(siiti) sign(cosQ) sign Z sign(sinQ).

Остальные координатные преобразовани  2, 5 и 6  вл ютс  частными случа ми координатных преобразований соответственно 1, 3 и k,

Эффективность изобретени  заключаетс  в расширении функциональных возможностей. Так, если в устройстве-прототипе реализован один вид координатных преобразований (поворот вектора на плоскости), то предлагаемое устройство реализует шесть видов координатных преобразований. Кроме того,повышаетс  быстродействие устройства. Сравним длительность выполнени  операции поворота вектора на плоскости на угол Q в описанном устройстве (Тп) и в устройстве-прототипе (TVI):

п о5Р+7-1.р,-г-4Цд„+31,,д,

Тп n(tcvi,e+t5. Wb

где - врем  записи в регистр; tggp - врем  обращени  к блоку

пам ти;

t - врем  выполнени  суммировани ; ми врем  выполнени  умножени ;

СА6 период импульсов генератора импульсов сдвига; t - врем  задержки сигнала в

логических элементах. При изменении разр дности ( операндов в диапазоне от шести до двадцати и при использовании в устройстве-прототипе параллельного сдвигател  выигрыш по быстродействию от применени  предлагаемого устройства измен етс  в диапазоне соответственно от к 1,3 до t 1,9.

Предлагаемое устройство характеризуетс  оо сравнению с прототипом существенно меньшей скоростью роста времени работы от разр дности операндов .

Claims (2)

1. Формула изобретени 

   Универсальный цифровой преобразователь координат, содержащий дешифратор , два регистра, три суммато ра, три умножител , блок управлени  и сдвигатель, отличающийс   тем, что, с целью повышени  быстродействи , в него.введены два регистра, три группу элементов И-НЕ, блок вычислени  обратной величины, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок пам ти зон, блок выбора коэффициентов блок анализа знака и три буферных блока, причем первые выходы буферных блоков соединены с информационными входами соответственно первого, второго и регистров и с первыми входами соответственно первого, второго и третьего сумматоров , вторые входы которых соединены с вторыми выходами соответствующих буферных блоков, выходы сумматоров соединены с первыми входами соответствующих буферных блоков, выходы первого, второго и третьего регистров соединены с информационными входами элементов И-НЕ соответствующих групп, выходы элементов И-Н которых соединены с первыми входами соответствующих умножителей, вторые входы которых соединены с вторыми выходами соответствующих буферных блоков, третьи входы умножителей соединены с первыми выходами соответствующих буферных блоков, первые выходы умножителей соединены с соответствующими входами блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые выходы умножителей соединены с вторыми, третьими и четвертыми входами каждого буферного блока, выход блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с управл ющим входом блока управлени  первым управл ющим входом блока выбора коэффициентов и с информационным входом четвертого регистра, выход которого соединен с первым информационным входом дешифратора и с информационным входом блока выбора коэффициентов , второй управл ющий вход которого соединен с первым выходом блока управлени  и адресным входом дешифратора, второй информационный вход которого соединен с вторым выходом блока управлени , выход дешифратора подключен к входу блока пам ти зон, выход которого соединен с четвертыми входами умножителей, выход блока выбора коэффициентов подключен к п тым входам буферных блоков, первый выход третьего буферного блока и выходы третьей группы 25 ;Элементов И-НЕ соединены с входами сдвигател , выход которого соединен с шестым входом третьего буферного блока, седьмой вход которого через блок вычислени  обратной величины соединен с выходом сдвигател , первый вход блока анализа знака соединен с первым входом первого буфер JHoro блока, информационные входы бу ферных блоков и входы с второго по четвертый блока анализа знака  вл ютс  информационными входами преобразовател , управл ющие входы буфер ных блоков, регистров, групп элемен тов И, умножителей, сдвигател  и блока выбора коэффициентов соединены соответственно с выходами первой второй, третьей, четвертой,п той и шестой групп блока управлени , управл ющие входы блока вычислени  об ратной величины и блока анализа зна ка соединены с третьим и четвертым выходами блока управлени  соответственно .
2. 2. Преобразователь по п. 1, о т личающийс  тем, что каждый буферный блок содержит три муль типлексора и шесть регистров, инфор мационные входы первого мультиплексора  вл ютс  входами буферного бло ка, выход первого мультиплексора соединен с информационными входами регистров, выхода регистров с первого по четвертый соединены с информационными входами второго мультиплексора , выходы всех регистров соединены с соответствующими информационными входами третьего мультип лексора, выходы второго и .го мультиплексоров  вл ютс  соответственно вторым и первым выходами бу ферного блока, управл ющие входы мультиплексоров и регистров  вл ютс  управл ющими входами буферного блока 3 Преобразователь по п. 1, о т личающийс  тем, что блок выбора коэффициентов содержит дешифратор , мультиплексор и блок пам ти коэффициентов, вход которого соединен с выходом дешифратора, вход которого  вл етс  информационным входом блока выбора коэффициентов , выход блока пам ти коэффициентов соединен с информационным входом мультиплексора, первый управл ю щий вход которого  вл етс  первым управл ющим входом блока выбора коэффициентов, второй управл ющий 26 . 1 вход которого соединен с вторым управл ющим входом мультиплексора и адресным входом дешифратора. t. Преобразователь по п. 1, о т личающийс  тем, что блок управлени  содержит блоки пам ти программы вычислени вида преобразовани  и характеристик зон, счетчик , регистр, схему сравнени , коммутатор , генератор импульсов, мультиплексоры , блоки задани  режима, п ть элементов И и элемент И-НЕ, причем выходы с первого по восемнадцатый и с дев тнадцатого по тридцать шестой блока пам ти программы вычислени  соединены с первыми и вторыми управл ющими входами соответственно с первого по восемнадцатый мультиплексоров , первые и вторые информационные входы которых соединены соответс1венно с выходом первого блока задани  режима .и выходом дев тнадца- того мультиплексора, выходы мультиплексоров с первого по восемнадцатый  вл ютс  выходами первой группы блока управлени , выходы с тридцать седьмого по сороковой блока пам ти программы вычислени  соединены с управл ющими входами соответственно с первого по четвертый элементов И, информационные входы с первого по третий элементов И соединены с выходом первого блока задани  режима, вход Которого соединен с выходом генератора импульсов и информационным входом п того элемента И, выход которого соединен с входами с второго по восьмой блоков задани  режима, выход второго блока задани  режима соединен с информационным входом четвертого элемента И, выход которого соединен через элемент И-НЕ .с вторым выходом блока управлени , выход четвертого элемента И  вл етс  выходом второй гоуппы блока управлени j вы-ходы с сорок первого по шестьдес т седьмой блока пам ти программы вычислени   вл ютс  выходами первой группы блока управлени , выходы шестьдес т восьмой и шестьдес т дев тый блока пам ти программы вычислени   вл ютс  выходами п той группы блока управлени , выходы с семидес того по семьдес т второй блока пам ти программы вычислени   вл ютс  выходами третьей группы блока управлени , вь1ходы с cfeмьдec т третьего по семьдес т п тый блока пам ти программы вычислени  соединены с

   управл ющими входами дев тнадцатого мультиплексора и блока пам ти харак тёристик зон и  вл етс  первым выходом блока управлени , семьдес т шестой выход блока пам ти программы вычислени   вл етс  третьим выходом блока управлени , семьдес т .седьмой выход блока пам ти программы вычислени  соединен с вторым выходом блока , управлени , семьдес т восьмой ,выход блока пам ти программы вычислени   вл етс  выходом первой группы блока управлени , семьдес т дев тый выход блока пам ти программы вычислени  соединен с управл ющим входом п того элемента И, восьмидес тый выход блока пам ти программы вычислени   вл етс  четвертым выходом блока управлени , выходы блоков задани  рекима с третьего по шестой подключены к информационным входам с первого по четвертый дев тнадцатого мультиплексора, п тый вход которого соединен с выходом двадцатого мультиплексора, управл ю1цие входы которого соединены с выходами блока пам ти характеристик зон и  вл ютс  выходами шестой группы блока управлени , вход блока управлени  соединен с информационным входом блока пдм ти характеристик зон, первый и второй информационные

   входы двадцатого мультиплексора соединены соответственно с выходами седьмого и восьмого блоков задани  режима, выход дев тнадцатого мультиплексора соединен с управл кмцим входом коммутатора, „информационный вход которого соединен с выходом генератора импульсов, выход коммутатора соединен с тактовым входом

   счетчика, установочные входы которого соединены с первыми выходами блока пам ти вида преобразовани ,, вторые выходы которых соединены с установочными входами регистра,

   вход блока пам ти вида преобразов ани   вл етс  входом задани  режима блока управлени , выход счетчика соединен с входом блока пам ти программы вычислени  и первым

   ВХОДОМ схемы сравнени , выход которой подключен к управл ющему входу генератора импульсов, второй вход схемы сравнени  соединен с выходом регистра.

   Источники информации,

   прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 6Uit39, кл. Q06T 15/3, 1978. 2, Авторское свидетельство СССР № 6 12712, кл. Gi06F 15/20,1979 (прототип ).

   55

   LJ fJLJ

   о

   w

   f

   /J М

   H;

   /

   tt

   J LJ S LJ

   /3

   I

   г/

   Я7

   1.

   55 S6S

   4l W W r

   f i (

   t w 1

   z

   /f

   //

   17

   /5

   T

   Л7

   i

   «-1

   tf/

   25 (ЭМ)

   I

   г 11

   I

   ш,

   т.

   liw LJ С.

   ИЙ

   Г

   «Sl/jf

   31 и

   1 f t (J г

   w (J J,

   wf-f,);

   ej

   / г j

   litj;j:j : ,:j:j

   i I

   f2 J gr

   9-3 ft t-f

   -H ft

   t4

   ,:.

   &

   Ж

   53