SU922745A1 - Устройство дл последовательного выделени единиц из двоичного кода - Google Patents
Устройство дл последовательного выделени единиц из двоичного кода Download PDFInfo
- Publication number
- SU922745A1 SU922745A1 SU802985735A SU2985735A SU922745A1 SU 922745 A1 SU922745 A1 SU 922745A1 SU 802985735 A SU802985735 A SU 802985735A SU 2985735 A SU2985735 A SU 2985735A SU 922745 A1 SU922745 A1 SU 922745A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- group
- zero
- bit
- output
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
тии вход каждого 1-го элемента И первой группы с первого по (п-1)-ый соединен с выходом -го элемента И второй группы и с первым входом 1-го элемента И третьей группы, первый вход (п-1)-го элемента И третьей группы соединен с нулевым выходом п-го разр да первого регистра и с третьим входом (n-l)-ro элемента И первой группы, первый вход п-го элемента И третьей группы соединен с выходом п-го элемента И первой группы и с инверсным входом п.-го элемента ЗАПРЕТ, выход каждого i-го элемента И первой группы, кроме п-го, соединен со вторым входом 1-го элемента И третьей группы и с нулевым входом 1-го элемента ЗАПРЕТ, выход каждого 1-го элемента запрета, кроме {п-1)-го, соединен с нулевым входом t-ro разр да первого регистра , с единичным входом (fч-1) -го элемента ЗАПРЕТ и с третьим входом (1+1)-го элемента И третьей группы, выход (n-l)-ro элемента ЗАПРЕТ соединен со вторым входом пто элемента И третьей группы, с нулевым входом (п-1)-го разр да первого регистра°и с единичным, входом п-го элемента ЗАПРЕТ г тактовый BXO/J устройства соединен с третьим входом первого элемента И третьей группы и с единичным входом первого элемента ЗАПРЕТ, первый W .второй входы каждого i-ro элемента И второй группы, кроме {п-2)-го, соединены соответственно с выходом (1ч-1)-го элемента И второй группы и с нулевым выходом (i4t)-ro разр да первого регистра, первый и второй входы (п-2)-го элемента И второй группь соединены с ну выходами (n-l)-ro и п-го разр дов первого регистра соответственно , n-fo элемента ЗАПРЕТ соединен с нулевым входом п-го разр да первого регистра, выход кйждого го элемента И третьей группы соединен с единимным входом соответствующего разр да первого регистра.
На чертеже представлена блок-.схема устройства.
Устройство содержит триггеры 1 и 2 первого и второго регистров, элементы И 3-5 и элементы 6 ЗАПРЕТ, тактовый вход 7 устройства, группу информационных выходов 8 устройства, группу кодовых входов 9 устройства.
Устройство дл последовательного выделени единиц из двоичного кода работает следующим образом.
В исходном состо нии триггеры 1 и 2 наход тс в нуле, в результате чего элементы И 5 всех чеек открыты, а на одном из входов элементов И 3 и 4 присутствует разрешакйций потенциал . Кроме того, сигналами с нулевых выходов триггеров 1 открываютс по второму входу элементы И 3 всех чеек.
При выделении единиц из двоичного кода значени разр дов исходного кода подаютс на соответствующие входы 9 устройства и запоминаютс триггерами 2.
Если значение разр да исходного кода равно единице, то сигнал с единичного выхода триггера 2 соответствующей чейки через открытый элемент И 3 поступает на запрещающий вход элемента ЗАПРЕТ 6 данной чейки, одновременно открыва элемент И ,
При подаче на вход 7,устройства , тактового импульса он пройдет последовательно через все элементы 6, на нулевых входах которых нули с выходов триггеров 2, до ближайшего элемента 6, на нулевом входе которого единица , и установит через открытый элемент И триггер Т данного разр да в едиi ничное состо ние. На выходе 8 устройства по витс сигнал, соответствующий первой выделенной единице, при этом на всех других выходах устройства сигнал будет отсутствовать. Сн тие сигнала с нулевого выхода триггера 1 данного разр да заблокирует все элементы ИЗ и 5 предшествующих разр дов, а также элемент И 3 данного разр да, в результате чего откроетс элемент 6 и закроетс элемент И 4 данного разр да.
Следующий тактовый импульс, пройд через открывшийс элемент 6, перет бросит триггер 1 данного разр да снова в нулевое состо ние, одновременно устанавлива в единичное состо ние триггер 1 соответствующего разр да , равного единице. Произойдет выде ление след тзцей единицы из исходного кода и так далее.
После вь(делени последней единицы все тригге(1 1 устройства установ тс в нуль, и устройство будет подготовлено к работе без подачи на него каких-либо установочных сигналов.
Применение изобретени позвол ет повысить надежность устройства.
Claims (1)
1.Авторское свидетельство СССР № 278215, кл. G Об F 5/02, 19692 .Авторское свидетельство СССР № , кл. G Об F 7/06, 1977 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802985735A SU922745A1 (ru) | 1980-09-26 | 1980-09-26 | Устройство дл последовательного выделени единиц из двоичного кода |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802985735A SU922745A1 (ru) | 1980-09-26 | 1980-09-26 | Устройство дл последовательного выделени единиц из двоичного кода |
Publications (1)
Publication Number | Publication Date |
---|---|
SU922745A1 true SU922745A1 (ru) | 1982-04-23 |
Family
ID=20919140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802985735A SU922745A1 (ru) | 1980-09-26 | 1980-09-26 | Устройство дл последовательного выделени единиц из двоичного кода |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU922745A1 (ru) |
-
1980
- 1980-09-26 SU SU802985735A patent/SU922745A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU922745A1 (ru) | Устройство дл последовательного выделени единиц из двоичного кода | |
SU622082A1 (ru) | Программное устройство | |
SU1575192A1 (ru) | Устройство дл выделени области во внешней пам ти | |
SU1037258A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
SU646325A1 (ru) | Устройство дл обмена информацией | |
SU1198509A1 (ru) | Устройство дл ранжировани чисел | |
SU1030797A1 (ru) | Устройство дл сортировки @ @ -разр дных чисел | |
SU900317A1 (ru) | Запоминающее устройство | |
SU987616A1 (ru) | Устройство дл последовательного выделени единиц из @ -разр дного двоичного кода | |
SU1606973A1 (ru) | Устройство дл сортировки чисел | |
SU943707A1 (ru) | Устройство дл сортировки чисел | |
SU1241228A1 (ru) | Устройство дл упор дочивани чисел | |
SU1441384A1 (ru) | Устройство сортировки чисел | |
SU1564603A1 (ru) | Устройство дл обработки нечеткой информации | |
SU1070555A1 (ru) | Устройство дл последовательного выделени единиц из двоичного кода | |
SU1037246A1 (ru) | Устройство дл сортировки чисел | |
SU1140127A2 (ru) | Устройство дл перебора сочетаний | |
SU1180917A1 (ru) | Генератор перестановок | |
SU1150737A2 (ru) | Генератор последовательности импульсов | |
SU834691A1 (ru) | Устройство дл ввода информации | |
SU830377A1 (ru) | Устройство дл определени кодаМАКСиМАльНОгО чиСлА | |
SU790223A1 (ru) | Устройство задани выдержек времени | |
SU1525911A2 (ru) | Делитель частоты следовани импульсов | |
SU1636994A1 (ru) | Устройство дл генерации полумарковских процессов | |
SU875376A1 (ru) | Устройство дл определени максимального из т двоичных чисел |