Claims (2)
Изобретение относитс к вычислитель ной технике и может быть испошэзовано дл построени устройств хранени дискрет ной информации. Известно запоминающее устройство на совиговых регистрах, содержащее сдаиговой регистр, вход которого подключен к входному блоку, а выход - к выходному блоку устройства, блок регенерации, вход которого соединен с выходным блоком, а выход - с входным IT}. Недостатком этого устройства вл етс большое котшчество оборуцежани , что снижает его надежность в целом. Наиболае близким по технической сущности к предлагаемому запоминающее устройство, содержащее генератор импульсов, выход которого соединен с такто выми входами запоминающих чеек кольцевых сдвиговых регистров и с входом счетчика, блоки записи - считывани , соешшенные с разр дными ижнами, адресные шины, элементы И по количеству запомина щих чеек сдвиговых регистров, деши()рато и сумматор, входы которого подключены к выходам счетчика и адресным шинам, а выходы - к входам дешифратора, выходы которого соединены с управл ющими входами соответствующих элементов И, входы которых подкшочены к запоминающим чейкам сдвиговьк регистров, а выходы - к соответствующим блокам записи - счит1 ани . В сумматоре этого устройства tipoHcxoдит формирование исполнительного адреса путем сложени текущего значени счетчика с поступившим в устройство кодом адреса С2Д. Однако такое запоминающее устройство имеет большое количество оборудовани , в особенности запоминающих чеек, элементов И количество которых равно количеству запоминающих чеек, и, следовательно, ма- дую информационную емкость и надежность. Цель изобретени - повышение надежности устрсЛства. Поставленна uem достигаетс тем, что запоминающее устройство на сдвиговых регистрах, содержащее генератор, выход которого соединен со входом счегчика и входом кольцевого сдвигового регистра, элементы И, содержит блок сравнени и р гистр адреса, выход которого подключен к первому входу блока сравнени , ко второму вхооу которого подключен выход счетчика, а .выход блока сравнени пооклю чен к первым входам элементов И, вторью входы которых соединены с соответст вующими выходами кольцевого сдвигового регистра. На фиг. 1 представлена блок-схема за поминающего устройства. Устройство содержит генератор 1, кол цевой сдвиговый регистр 2, счетчик 3, блок 4 сравнени , регистр 5 адреса, элементы И б, выходы которых вл ютс выходами запоминающего устройства, Выход Генератора 1 подключен к такто вому входу кольцево1о сдвигового регистр 2 и к счетному входу счетчика 3, выход счетчика 3 соединен со вторым входом блока 4 сравнени , первый вход которого соединен с выходом регистра 5 адреса, а выход блока 4 сравнени подключен к первым входам элементов И 6, количеств которых равно количеству разр дов п в слове. Вторые входы элементов И G соединены с соответствующими вь1ходами п старших разр дов кольцевого сдвигового регистра 2. Устройство работает следующим образом . В Случае отсутстви обращени к запо минающему устройству хранима информац потактно сдвигаетс в кольцевом сдвиговом регистре 2. Скорость перемещени информации определ етс частотой работы Генератора 1. Все слова хран тс в регистре 2 в сжатом виде. Например чис ла 001, 01О, он, lOO.lOl, 110, 111 могут быть упакованы в одну сжатую последовательность (4иг. 2). При хранении чисел (слов) в сжатом виде в качестве адреса числа используетс его номер в последовательности. Нумераци чисел на фиг. 2 показана в скобках и ведетс спр ва налево. Упаковка исходных чисел в сжатую последовательность может быть выполнена вручную (если чисел не очень. много) либо с помощью ЭВМ по специальной программе. При обращении к запоминающему устройству код адреса поступает на регистр 5 адреса, В блоке 4 сравнени осуществл етс сравнение заданного кода адреса с текущим значением счетчика 3, Разр Дность регистра 5 адреса и счетчика 3 одинаковы. При совпадении текущего адреса (текущего значени счетчика 3) с заданным адресом о регистре 5 на выходе блока 4 сравнени по витс единичный сигнал, по котфому с выхода П старших разр дов кольцевого сдвигового регистра 2 считываетс искомое слово и через элементы И 6 выдаетс из запоминающего устройства . Врем обращени к такому запоминающему устройству гашейно зависит от количества хранимых слов N и не зависит от разр даости и равноtc;-t rt(N-4) , где -fc - врем срабатьгоани запоминающего элемента (триггера) кольцевого сдвигового регистра The invention relates to computing technology and can be used for building discrete information storage devices. Known memory device on the Sovigov registers containing posledigovy register, the input of which is connected to the input unit, and the output - to the output unit of the device, the regeneration unit, the input of which is connected to the output unit, and the output - with the input IT}. A disadvantage of this device is the large level of equipment, which reduces its reliability as a whole. The closest in technical essence to the proposed storage device, containing a pulse generator, the output of which is connected to the clock inputs of the memory cells of the ring shift registers and the counter input, write blocks - readings connected to bit memory, address buses, elements And by number The shift register cells, the deshi () and the adder, the inputs of which are connected to the outputs of the counter and address buses, and the outputs - to the inputs of the decoder, the outputs of which are connected to the control inputs of The corresponding elements are And, whose inputs are connected to the memory cells of the shift registers, and the outputs to the corresponding recording blocks are counted. In the accumulator of this device, tipoHchods the formation of the executive address by adding the current value of the counter to the S2D address code received by the device. However, such a storage device has a large amount of equipment, in particular memory cells, elements And the number of which is equal to the number of memory cells, and, consequently, the new information capacity and reliability. The purpose of the invention is to increase the reliability of the device. The delivered uem is achieved by the fact that the memory device on the shift registers, containing a generator, the output of which is connected to the input of the count and the input of the ring shift register, elements AND, contains a comparison unit and an address register, the output of which is connected to the first input of the comparison unit, to the second input the output of the counter is connected, and the output of the comparison unit is connected to the first inputs of the AND elements, the second inputs of which are connected to the corresponding outputs of the ring shift register. FIG. 1 is a block diagram of a memorizing device. The device contains a generator 1, a ring shift register 2, a counter 3, a comparison block 4, an address register 5, elements B and B whose outputs are memory outputs, the output of generator 1 is connected to the clock input of the ring 1 shift register 2 and to the count input the counter 3, the output of the counter 3 is connected to the second input of the comparator unit 4, the first input of which is connected to the output of the register 5 of the address, and the output of the comparator unit 4 is connected to the first inputs of the AND 6 elements, whose numbers are equal to the number of bits n in the word. The second inputs of the elements And G are connected to the corresponding inputs of the higher bits of the ring shift register 2. The device operates as follows. In case of no access to the storage device, the stored information is continuously shifted in the ring shift register 2. The speed of information movement is determined by the frequency of the Generator 1. All words are stored in register 2 in a compressed form. For example, the number 001, 01О, he, lOO.lOl, 110, 111 can be packed into one squeezed sequence (4ig. 2). When storing numbers (words) in a compressed form, its number in the sequence is used as the address of a number. The numbering of the numbers in FIG. 2 is shown in parentheses and is kept right to the left. The packaging of the original numbers in a compressed sequence can be done manually (if there are not very many numbers) or with the help of a computer using a special program. When accessing the storage device, the address code is sent to the address register 5. In the comparison block 4, the specified address code is compared with the current value of the counter 3, and the register of the address 5 and the counter 3 are the same. When the current address (the current value of the counter 3) coincides with the specified address about the register 5 at the output of the comparison block 4, a single signal is received, at the output of the high bits of the ring shift register 2, the search word is read out and, through the elements 6, is output from the memory device . The time for accessing such a storage device hashly depends on the number of stored words N and does not depend on the bit size and is equal to tc; -t rt (N-4), where -fc is the time of triggering of the storage element (trigger) of the ring shift register
2. Из 4жг. 2 видно, что дл хранени 7-41 трехразр дных слов требуетс 9 запоминающих элементов (триггеров). Количество запоминающих элементов m определ етс из выражени m N+П--1 . При хранении этих же чисел известным способом необходимо 21 запоминающий элемент, так как т N-п . Сравнительна оценка предлагаемого и известных запоминающих устройств по количеству запоминающих элементов |т в зависимости от о&ема пам ти приведена в таблице. Применение блока сравнени , регистра адреса и сжатого принципа хранени информации выгодно отличает гтредлагаемое запоминающее устройство от известного, так как позвол ет значительно сократить обьем оборудовани , в частности количество запоминающих чеек и элементов И уменьшаетс в п раз (см. таблицу), а также увеличить информационную емкос1ъ за счет того, что одна и та же запоминающа чейка, в отличие от известного используетс , как правило, дл хранени нескольких чисел, что в конечном итоге приводит к повышению надежности преалагаемого устройства. 5 Формулаизобретеии Запоминающее устройство на сдаиговых регистрах, содержащее генератор, выход которого соединен со входом счетчика и входом кольцевого сдвигового регистра, эламенты И, отли чагощеес тем, что, с целью повышени надежности устройства, оно содержит блок сравнени и регистр адреса, выход которого поцкто чен к первому входу блока сравнени , ко второму входу которого подключен вьсход 1/г)1 / 6(612. Out of 4 2 that for storing 7-41 three-bit words, 9 storage elements (triggers) are required. The number of storage elements m is determined from the expression m N + P - 1. When storing the same numbers in a known manner, 21 storage elements are necessary, since t N-n. A comparative assessment of the proposed and known storage devices by the number of storage elements | t depending on the memory is given in the table. The use of the comparison unit, the address register and the compressed information storage principle favorably distinguishes the proposed storage device from the known one, since it allows a considerable reduction in the equipment volume, in particular, the number of storage cells and elements, And decreases by n times (see table), and also increases the information capacitance due to the fact that the same memory cell, in contrast to the known, is used, as a rule, to store several numbers, which ultimately leads to an increase in the reliability of the th device. 5 Formula of the Inventory A memory device on the backward registers containing a generator, the output of which is connected to the input of the counter and the input of the ring shift register, elements, and, differently, in order to improve the reliability of the device, it contains a comparison unit and an address register, the output of which is to the first input of the unit of comparison, to the second input of which is connected the 1 / g) 1/6 (61
Ь B
Q 00Q 00
3fJ} г 396 счетшжа, а выход блока сравнени noi длючен к первым вхооам элементов И, вторые вхооы которых еоеаинены с coorsei ствующими вьосодамп кольцевого соэигового регистра. Источники информации, прин тые во внимание при экспертизе 1.Патент Великобритании N 1471071, кл. G II С 19/ОО, опублик. 1977. 2.Автсчюкое свиаетегьство СССР N 519761, кл. G II С 19/ОО, 1976 (прототип).3fJ} g is 396 counters, and the output of the comparison block is noi to the first inputs of the AND elements, the second inputs of which are connected with the corresponding output registers of the ring co-ing register. Sources of information taken into account in the examination 1. UK Patent N 1471071, cl. G II С 19 / ОО, published. 1977. 2.Avtschyukoe sviagegstvo USSR N 519761, cl. G II C 19 / OO, 1976 (prototype).