SU433539A1

SU433539A1 -

Info

Publication number: SU433539A1
Application number: SU1781587A
Authority: SU
Original assignee: В.В.Меркуль , А.П.Телипко; Информационно вычислительный центр Министерства промышленного строительства Белорусской ССР; Устюйство Для Асршхрошой Зшси Информащи Опйратйбный Нжопитщ,
Priority date: 1972-04-25
Filing date: 1972-04-25
Publication date: 1974-06-25

Description

фШгП v-- - -;i:-. IFSPP v-- - -; i: -. I

Устройство содержит генератор I импульсов,выход которого подключен к счетному входу регистра 2 адреса,регистра 3 адреса абонента,выход которого подключен к одному из входов схемы сравне ни 4,другой вход которой подсоединен к выходам младших разр дов регистра 2. Выход схемы 4 подключен к одному из входов двувходовой схемы И 5,другой вход которой подсо.единен к блоку управлении 6, а выходы к одним входам двувходовых адресных схем И 7,другие входы которых подключены к выходам старших разр дов регистра 2 и выходам регистра 8 маркера. Входы регистра 8 подключены к выходам трехвходовых схем И 9,входы которых подсоединены соответственно к выходам старших разр дов решстра 2,блока управлени 6,оперативного накопител 10. Выходы схем И 7 подключены ко входам схем ИШ II,выходы которых соединены со входами дешифраторов 12 по координатам X и У, Вход регистра 3 подключен к индикаторам 13.The device contains a generator of I pulses, the output of which is connected to the counting input of the register 2 address, the register 3 of the address of the subscriber whose output is connected to one of the circuit inputs 4, the other input of which is connected to the outputs of the lower bits of the register 2. The output of the circuit 4 is connected to one of the inputs of the two-input circuit And 5, the other input of which is connected to the control unit 6, and the outputs to one input of the two-input address circuits And 7, the other inputs of which are connected to the outputs of the higher bits of the register 2 and the outputs of the register 8 of the marker. The inputs of the register 8 are connected to the outputs of the three-input circuits AND 9, the inputs of which are connected respectively to the outputs of the higher bits of the rester 2, the control unit 6, the RAM 10. The outputs of the circuits And 7 are connected to the inputs of the ICH II circuits whose outputs coordinates X and Y, the input of the register 3 is connected to the indicators 13.

Возможны три режима работы устройства: режим индикации,режим подготовки к изменению информации в накопителе и режим записи.Three modes of device operation are possible: the display mode, the preparation mode for changing information in the drive, and the recording mode.

В режиме индикации на выходе схемы 4 сравнени действует низкий потенциал- а на одном из выходов схемы И Ь - высокий,следовательно , на дешифраторы 12 поступают последовательные коды с регистра 2 адреса через схемы И 7 и схемы ИЛИ II. При считывании накопител 10 информаци поступает в индикаторы 13 и проецируетс на экране соответствующего индикатора при совпадении номера индикатора и кода,установленного в младших разр дах регистра 2 адреCJ . Информаци дл записи в накопитель 10 может поступать с клавиатуры индикаторов 13 или из ЭВМ. В режиме подготовки к изменению информации в накопителе 10 в регистре 3 адреса абонента устанавливаетс код индикатора 13. Начальный адрес отмечаетс маркероц позици которого записана в накопителе 10. После установки адреса абонента в регистре 3 блок управлени 6 настраивает устройство на работу поиска чейки накопител 10,хран щей маркер. Далее происходит последовательное считывание: информации из накопител 10. В случае наличи маркера,адрес которого установлен в регистре 3, происходит совпадение сишалов на схемах 9 и код старшх разр дов регистра 2 адреса устанавливаетс In the indication mode at the output of the comparison circuit 4, a low potential acts - and one of the outputs of the circuit AND b is high, therefore, the decoder 12 receives serial codes from the address register 2 through the circuit AND 7 and the circuit OR II. When reading the accumulator 10, the information enters the indicators 13 and is projected on the screen of the corresponding indicator when the indicator number and the code set in the lower bits of register 2 address CJ coincide. Information for writing to the drive 10 may come from the keyboard of the indicators 13 or from the computer. In preparation mode for changing information in accumulator 10, indicator code 13 is set in subscriber address register 3. The starting address is marked by a marker that is recorded in accumulator 10. After setting the subscriber address in register 3, control unit 6 configures the device to search for storage cell 10, store draw marker. Then sequential reading occurs: information from accumulator 10. In the case of the presence of a marker whose address is set in register 3, the cishal coincides in circuits 9 and the code of the high bits of register 2 of the address is set

б в регистре маркера 8. На этом режим подготовки к изменению инфор мадии Б накопителе,св занной с ; данным индикатором,оканчиваетс . Рассмотрим работу устройст-.b in the register of the marker 8. In this mode of preparation for a change in the information of the storage device B associated with; this indicator ends. Consider the operation of the device.

0 в а режиме записи информации, св занной с данным индикатором. В случае совпадени кодов,установленных в младших разр дах ремст-;0 in the recording mode of information associated with this indicator. In the case of coincidence of codes set in the lower-order repair;

ра 2 адреса и в регистре 3 адре- са абонента,на выходе схемы 4 сравнени ,а следовательно,и на выходе схемы И 5 по вл ютс высокие потенциалы. Высокий потенциалPa 2 addresses and in the subscriber address register 3, at the output of the comparison circuit 4, and consequently, at the output of the circuit AND 5, high potentials appear. High potential

0 с выхода схемы И 5 разрешает поступление на входы дешифраторов 12 кода с регистра маркера 8 через схемы 7 и II. Таким образом, происходит выборка чейки накопител в соответствии с кодом уста° новленным на регистре маркера 8. В данную чейку накопител записываетс информаци ,поступающа с клавиатуры или из ЭВМ. По окончании записи происходит изменение0 from the output of the circuit AND 5 permits receipt of the 12 code from the register of the marker 8 through the circuits 7 and II to the inputs of the decoders 12. Thus, the accumulator cell is sampled in accordance with the code set on the marker register 8. Information stored on the keyboard or from the computer is recorded in this cell of the accumulator. At the end of the recording, a change occurs.

кода в регистре маркера 8. Работа устройства продолжаетс до тех пор,пока на блок управлени 6 не поступит сигнал конец операции.code in the register of the marker 8. The operation of the device continues until the control unit 6 receives a signal for the end of the operation.

ПРЩМЕТ ИЗОБРЕТЕШМREVIEW INVENTORY

Устройство дл асинхронной записи информации в оперативный накопитель,содержащее регистр адреса,вход которого подключен к генератору импульсов,регистр адреса абонента,выход которого подсоединен к одному из входов схемы сравнени ,другой вход которой подключен к выходам младших разр дов регистра адреса,схемы МИ,A device for asynchronous recording of information into a RAM containing an address register whose input is connected to a pulse generator, a subscriber's address register whose output is connected to one of the inputs of the comparison circuit, another input of which is connected to the outputs of the lower address register, MI circuit,

выходы которых соединены со входа ми дешифраторов по координатам X и У,регистр маркера,схемы И и блок управлени ,отличающеес тем, что,с целью повышени быстродействи и упрощени устройства, выход схемы сравнени подключен к одному из входов двухвходовой схемы И,другой вход которой подсоединен к блоку управлещш,а выходы - к одним входам двухвходовых адресных схем И,друше входы которых соединены с выходами старшх разр дов регастра адресаthe outputs of which are connected to the inputs of the decoders by the X and Y coordinates, the marker register, the AND circuit and the control unit, characterized in that, in order to improve performance and simplify the device, the output of the comparison circuit is connected to one of the two input inputs of the AND circuit, the other input of which connected to the control unit, and the outputs - to the same inputs of the two-input address circuits AND, the other inputs of which are connected to the outputs of the highest bits of the regaster address

и выходалга регистра маркера,а - со входашг схем ИПИ,входщ резтастра маркера подключены к выходам трехБХОдовых схем И,входыand the register of the marker, and - from the input circuits of the FDI, the input of the marker restaster is connected to the outputs of the three-BDs AND circuits, the inputs

которых подсоединены о6ответствен но к выходам старших разрздов решстра адреса,оперативною накопител и блока управлени .which are connected o6 responsible to the outputs of the higher reshres of the reshstr of the address, the operative accumulator and the control unit.