SU651419A1 - Self-checking storage - Google Patents
Self-checking storageInfo
- Publication number
- SU651419A1 SU651419A1 SU772462556A SU2462556A SU651419A1 SU 651419 A1 SU651419 A1 SU 651419A1 SU 772462556 A SU772462556 A SU 772462556A SU 2462556 A SU2462556 A SU 2462556A SU 651419 A1 SU651419 A1 SU 651419A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- trigger
- self
- signal
- pulse
- Prior art date
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ(54) STORAGE DEVICE WITH SELF-MONITOR
дйнси С Вторыми входамм второго элемента ИНГ:., и п того элемента И, третий вход которого соединен с выходом одного нз дополнительных регистров, а выход н того элемента И подключен к одному из коммутаторов . .,dinsey C The second inputs of the second element ING:., and the fifth element And, the third input of which is connected to the output of one nz additional registers, and the output of the element And is connected to one of the switches. .
На чертеже представлена функциональна блок-схема устройства.The drawing shows a functional block diagram of the device.
Запоминающее устройство с самоконтролем содержит накопитель 1, к которому подключены через разр дные цепи шифратор 2 и дешифратор 3. Информационный вход 4 через один из коммутаторов 5 подсоединен к шифратору 2, а выход дешифратора 3 через другой коммутатор 6 соединен с информационным выходом 7. Коммутаторы подключены через адресный регистр 8 к адресному входу 9. Счетчик импульсов 10, и генератор II имеют вход 12. Дешифтатор соединен с входом дополнительного регистра 13i и с первым триггером 14 . Пр мой выход триггера 14 совместно с выходом счетчика импульсов 10, через элемент И 15 соединен с пр мым входом третьего триггера 16. Кроме этого, пр мой выход триггера 14 через элемент разв зки 17 подключен к формирова-телю импульсов 18. Выход триггера 16 и одного из дополнительных регистров элемент И-НЕ 19 и элемент разв зки 20 иодключен ко второму фopмиpoвaтev ю импульсов 21. Вых.оды формирователей импульсов через элементы И 22 и 23 соединены, с входом дополнительного регистра 132. Кроме этого выход формировател 21 подключен к триггеру 24. Пр мой выход этого триггера, через элемент И 25 соединен с триггером 16. Пр мой вы.ход триггера 24, инверсный вы.ход триггера 16 и выход дополнительного регистра 13) подключены через элемент И 26 к коммутатору 6. Выход элемента И-НЕ 19 и второй выход триггера 24 через элемент И 27 подключены ко второму триггеру 16. Запоминающее устройство с самоконтролрм работает следующим образом.The self-monitoring memory device contains a storage device 1, to which encoder 2 and decoder 3 are connected via bit circuits. Information input 4 is connected to encoder 2 through one of the switches 5, and decoder 3 output is connected to information output 7 through another switch 6 through address register 8 to address input 9. Pulse counter 10, and generator II have input 12. The decoder is connected to the input of the additional register 13i and with the first trigger 14. The direct output of the trigger 14 together with the output of the pulse counter 10, through the element 15 is connected to the direct input of the third trigger 16. In addition, the direct output of the trigger 14 through the interchange element 17 is connected to the pulse former 18. The output of the trigger 16 and one of the additional registers, the element IS-NOT 19 and the element of isolation 20 and connected to the second formatting pulses 21. The output of the pulse shaper is connected via elements And 22 and 23 to the input of the additional register 132. In addition, the output of the former 21 is connected to the trigger 24 Pr my exit u trigger, through the element And 25 is connected to the trigger 16. Direct output of the trigger 24, inverse output trigger 16 and the output of the additional register 13) are connected through the element 26 to the switch 6. The output of the element IS 19 and the second output trigger 24 through the element And 27 are connected to the second trigger 16. The storage device with self-control works as follows.
В случае по влени в слове двойной ои1ибки от дешифтатора 3 поступает сигнал, который устанавливает триггер 14 в единичное состо ние, и одновременно записываетс в дополнительный регистр 13 накопител . Изменение уровн напр жений на плечах триггера 14 дифференцируетс элементом разв зки 17 и поступает на формирователь импульсов 18. Сигнал формировател 18 через элемент И-НЕ 23 фиксирует запись «единицы в дополнительном регистре 13i накопител - начало двойной ошибки . В первоначальном,-исходном состо нии, триггер 16 начала двойной ошибки (подготовки цикла исправлени двойной ошибки) устанавливаетс в единичное состо ние сигналом элемента И 15. В момент считывани , «единицы о начале двойной ошибки дополнительного регистра 13г, потенциал на выхо- , де элемента И 19 становитс нулевым. Этот потенциал и сигнал с инверсного выхода триг-.In the case of occurrence in the word double ibibki from the decoder 3, a signal is received that sets the trigger 14 to the one state, and at the same time is written to the additional register 13 of the accumulator. The change in the voltage level at the shoulders of the trigger 14 is differentiated by isolation element 17 and is fed to the pulse shaper 18. The signal from the former 18 through the AND-NE element 23 records the record "unit in the additional register 13i of the accumulator - the beginning of a double error. In the initial, initial state, the trigger 16 of the start of the double error (preparation of the double error correction cycle) is set to one by the signal of the element 15. At the time of reading, the unit on the beginning of the double error of the additional register 13g, the output potential, de element and 19 becomes zero. This potential and signal from the inverse output of the trig.
гера 24 через элементы И 25 и 27 устанавливают триггер 14 в исходное состо ние. Инверсный по отношению к потенциалу на выходе эле.мента И-НЕ 19 сигнал также дифференцируетс элементом разв зки 20 и управл ет вторым формирователем импульсов 21. Единичный импульс с выхода формировател 21 при совпадении с единицей инверсного выхода триггера 24 дополнительного регистра 13г через элемент И 25 повторно записывает единицу начала двойной ошибки в дополнительный регистр 13.Hera 24 through elements And 25 and 27 set the trigger 14 to its original state. The signal inverse to the output potential of the NAND 19 signal is also differentiated by isolation element 20 and controls the second pulse driver 21. A single pulse from the output of driver 21 when it coincides with the unit of inverse output of trigger 24 of additional register 13g through element 25 re-writes the unit of the beginning of the double error in the additional register 13.
После окончани действи единичного импульса на выходе второго формировател импульсов 21 триггер 24, работающий в счетном режиме, устанавливаетс в единичное 5 состо ние.After the end of the action of a single pulse at the output of the second pulse shaper 21, the trigger 24, operating in the counting mode, is set to one 5 state.
Под воздействием этого сигнала, в случае, когда не обнаруживаетс нова двойна ошибка, считанна информаци дополнительного регистра 13, подаетс на управл ющие входы дешифтатора через элемент И 26 0 дл того, чтобы инвертировать информацион ,ное слово на выходных регистрах.Under the influence of this signal, in the case when a new double error is not detected, the read information of the additional register 13 is fed to the control inputs of the decoder through the element AND 26 0 in order to invert the information word on the output registers.
Очередной с:игнал со счетчика импульсов блокируетс нулевым сигналом с пр моJ го плеча триггера 14.Another c: the signal from the pulse counter is blocked by the zero signal from the right shoulder of the trigger 14.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772462556A SU651419A1 (en) | 1977-03-17 | 1977-03-17 | Self-checking storage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772462556A SU651419A1 (en) | 1977-03-17 | 1977-03-17 | Self-checking storage |
Publications (1)
Publication Number | Publication Date |
---|---|
SU651419A1 true SU651419A1 (en) | 1979-03-05 |
Family
ID=20699487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772462556A SU651419A1 (en) | 1977-03-17 | 1977-03-17 | Self-checking storage |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU651419A1 (en) |
-
1977
- 1977-03-17 SU SU772462556A patent/SU651419A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU651419A1 (en) | Self-checking storage | |
SU433539A1 (en) | ||
SU504243A1 (en) | Memory device | |
SU1399821A1 (en) | Buffer storage | |
SU1183979A1 (en) | Device for gathering information on processor operation | |
SU1591076A2 (en) | Device for checking ram units | |
SU497634A1 (en) | Buffer storage device | |
SU1280600A1 (en) | Information input device | |
SU1182506A1 (en) | Information input device | |
SU1215137A1 (en) | Storage with information correction | |
SU1524094A1 (en) | Buffer storage | |
SU1642472A1 (en) | Device for checking the sequence of operatorъs actions | |
SU1108511A1 (en) | Storage with selfcheck | |
SU1183956A1 (en) | Device for sorting information | |
SU1494007A1 (en) | Memory addressing unit | |
SU1406596A1 (en) | Device for recording results of check | |
SU1367045A1 (en) | Memory-checking device | |
SU1095225A1 (en) | Device for displaying information | |
SU1499347A1 (en) | Device for checking discrete signals | |
SU1282107A1 (en) | Information input device | |
SU1732349A1 (en) | Device for data output | |
SU677085A1 (en) | Delay device | |
SU1103216A1 (en) | Data input-output device | |
SU622172A1 (en) | Dynamic storage | |
SU1309028A1 (en) | Device for detecting errors in "k-out-of-n" code |