SU857966A1 - Устройство дл обмена информацией - Google Patents

Description

1

Изобретение относитс  к вычислительной технике, в частности к устройствам сопр жени  ЭВМ, и может быть исполь-эовано в многомашинных иерархических автоматизированных системах управлени  производством -(АСУП) дл  обеспечени  автоматического обмена информацией между ЭВМ различных уровней иерархии.

Известно устройство дл  обмена информацией , содержащее абоненты,буферный запоминающий блок, коммутатор, счетчики ввода и вывода, а также ассоциативных запоминающий блок, узел анализа состо ний буферных областей, счетчики объема буферных областей, узел модификации управл ющих елоев tilНедостатком указанного устройства  вл етс  невозможность применени  его в. системах реального масштаба времени вследствие ограниченного быстродействи , обусловленного тем, что все абоненты подраздел ютс  на источники информации и приемники информации , причем за каждой парой абоиентов , участвующих в обмене, закрепл етс  определенна  буферна  область, в которую осуществл ет запись информации абонент-источник, а считывание - абонент-приемник. Повторна  запись информации в эту зону возможна при полном считывании информации абонентом-приемникс ч из данной буферной области.

Наиболее близким к предлагаемому изобретению по технической сущности и дОстигаемс 1у эффекту  вл етс  устройство дл  обмена информацией, со10 держащее множество каналов ввода-вывода , разбитых на несколько групп, адресуемую пам ть, раздел емую указанными каналами, групповые адаптеры, устройство управлени , буферное запо15 мингиощее устройство дл озапоминани  запросов, шину дл  передачи запроса от соответствующего адаптера к устройству управлени , шину разрешени ,по которой устройство управлени  разре20 шает соответствующему адаптеру передавать запросы в шину запросов, а также множество линий признаков,управл емых соответствующими адаптером 2J.

25

Недостатком указанного устройства  вл етс  невозможность применени  его в системах реального масштаба времени, накладывающих жесткие тре30 :бовани  на воем  обмена информацией.

Кроме того, выдача адаптерами запросов на обмен информацией и обмен информацией осуществл етс  только при наличии вакантного пространства в буферной пам ти дл  записи запросов , что ведет к задержке в обмене информацией между адаптерами и пам тью . Задержка при обмене информацией в системах реального времени недопустима , так как ведет к потере информации.

Цель изобретени  - повышение быстродействи  устройства.

Поставленна  цель достигаетс  тем что в устройство дл  обмена информацией , содержащее блок буферной пам ти , вход-выход которого соединен с первыми информационными входами-выходами адаптеров группы адаптеров, блок управлени , первые вход и выход вторые.вход и выход которого соединены соответственно с контрольным выходом и управл ющим входом блока буферной пам ти, с идентификационными выходами и входами адаптеров группы адаптеров, вторые информационные входы-выходы адаптеров  вл ютс  входами-выходами устройства, введены дополнительно регистр прерываний, блок анализа запросов, распределител импу(1ьсов , группа формирователей импульсов конца обмена, две группы элементов И, группа элементов ИЛИ и элемент ИЛИ-НЕ, причем третий выход блока управлени  соединен с первыми входами элементов И первой группы, вторые входы которых соединены с выходами соответствующих формирователей импульсов конца обмена, выходы регистра прерываний соединены с первой группой входов блока управлени , втора  группа входов которого соединена с выходами элементов И второй группы, входы каждого элемента ИЛИ группы соединены с выходами соответствующего элемента И группы соответствующего формировател  импульса конца обмена, запросные выходы адаптеров группы соединены с соответствующими запросными входами блока анализа запросов, управл ющий вход которого соединен с выходом распределител  импульсов, каждый выход группы выходов блока анализа запросов соединен с входом соответствующего формировател  импульса конца обмена группы и с первым входом соответствующего элемента И второй группы , вторые входы элементов И второй группы через элемент ИЛИ-НЕ соединены с выходами формирователей импульса конца обмена, выходы элементов И первой группы соединены с разр дными входами регистра прерываний.

Кроме того, блок анализа запросов содержит группу элементов НЕ, три группы элементов И, группу элементов ИЛИ, элемент ИЛИ и узел приоритета, причем запросные входы блока соединены с первыми входами элементов И первой группы и через соответствующие элементы НЕ группы - с входами узла приоритета и с первыми входами элементов И третьей группы, вторые входы элементов И первой и третьей групп соединены с управл ющими входами блока, запросные входы блока ,кроме первого запросного входа, соединены с соответствующими входами узла приоритета, выходы которого соединены с первыми входами элементов И второй группы, выходы элементов И третьей группы через элемент ИЛИ соединены с вторыми,входами элементов И второй группы, выходы которых ивыходы элементов И первой группы через соответствующие элементы ИЛИ группы соединены с выходами блока, а первый запросный вход блока соединен с первым входом соответствующего элемента И второй группы, причем блок управлени  содержит распределитель импульсов,первую и вторую группы элементов И, группу элементов ИЛИ,группу элементов НЕ, группу триггеров и элементов НЕ, причем вход распределител  импульсов  вл етс  вторым входом блока и через элемент НЕ соединен с первым выходом блока, первый и второй выходы распределител  импульсов  вл ютс  :первь1М и третьим Выходами блока, третий выход соединен с первыми входами элементов И второй группы, вторые входы которых  вл ютс  первой группой входов блока а выходы соединены с первыми входами элементов ИЛИ группы, вторые входы которых соединены с выходами триггеров группы, а выходы соединены с первыми входами элементов И первой группы, вторь.е входы которых  вл ютс  первым входом блока, а выходы  вл ютс  вторым выходом блока, первые входы триггеров группы  вл ютс  второй группой входов блока и через элемент НЕ соединены с вторыми входами триггеров группы.

На фиг. 1 представлена структурна  схема устройства; на фиг. 2 структурна  схема блока анализа запросов; на фиг. 3 - вариант выполнени  блока управлени .

Устройство дл  обмена информацией содержит адаптеры 1, блок 2 буферной пам ти, блок 3 управлени , группу элементов И 4, выходы 5 и 6 адаптера вход 7 адаптера, распределитель 8 импульсов, блок 9 анализа запросов, регистр 10 прерываний, элемент ИЛИ-Н 11, формирователи 12 импульса конца обмена, группу элементов И 13, группу элементов ИЛИ 14, запросные входы 15; управл ющий вход 16 (фиг. 1).

Блок анализа запросов содержит элементы НЕ 17, узел 18 приоритета, элементы И 19, элемент ИЛИ 20, элементы И 21 и 22, элементы ИЛИ 23, выходы 24 (фиг. 2 К Блок управлени  может быть выполнен в виде распределител  25 импульсов , группы элементов И 26-29 группы триггеров 30 и 31, группы элементов НЕ 32 и 33, элемента НЕ 34 и группы элементов ИЛИ 35 и 36 (фиг. 3). Адаптеры 1 включают регистры прие ма-выдачи, элементы И-НЕ, согласователи уровн  сигналов и представл иот собой устройства согласующие интерфейсы буферной пам ти с входами-выходами каналов соответствующих ЭВМ. Блок 2 буферной пам ти разбит на зоны, регистр адреса, регистр числа и служит дл  записи,хранени , чтени  регенерации и выдачи информации. Каж да  из зон пам ти закрепл етс  за оп ределенным адаптером и служит дл  за писи информации, поступающей от данного адаптера. По чтению все зоны блока 2 пам ти доступны каждому из адаптеров 1. Блок 3 управлени  содержит триггеры , дешифраторы, регистры, логичес кие элементы и служит дл  синхрониза ции работы всех узлов устройства дл  управлени  обменом информацией. Распределитель 8 импульсов обеспе чивает циклическое формирование и вы дачу в блок 9 анализа запросов временных интервалов равной длительности . Число формируемых временных интервалов равно числу имеющихс  адаптеров 1. Распределитель импульсов 8 содержит генератор, счетчик и дешифратор . Регистр 10 прерываний служит дл  записи сигналов по каждому из каналов , в том числе если за отведенный данному каналу временной интервал об мен информацией между адаптером и блоком 2 не завершилс , а также дл  хранени  и вьздачи сигнала в блок 3 управлени  в начале временного интер вала, вьщеленного этому адаптеру на следующем цикле. Формирователи 12 импульсов окончани  осуществл ют формирование сигналов заданной длительности на спаде входного сигнала. Устройство работает следующим образом . Обмен информацией осуществл етс  по инициативе ЭВМ, подключенных к адаптерам 1.. Метод обмена между адап терами и блоком 2 - асинхронный. Зап росы на обслуживание в виде посто нного потенциала от каждого из адаптеров 1 поступают в блок 2 анализа запросов, на управл ющий вход 16 которого поступает сигнал от распределител  8 импульсов. При наличии запроса, например по первому каналу, в момент, соответствующий временному интервалу, выделен ному этому каналу, на выходе блока 9 анализа запросов формируетс  CHI- нал, поступающий на вход элемента И 13 первого канала. Нл второй вход этого элемента Б это врем  поступает разрешение С выхода элемента ИЛ:1-НЕ 11. Сигнал с выхода элемента И 13 поступает на вход блока 3 управлени . Кроме того, одновременно с этим с выхода элемента И 13 первого канала через элемент ИЛИ 14 выдаетс  сигнал , разрешающий логическое подключение адаптера 1 первого канала к блоку 2 и обмен информацией адаптера первого канала с блоком 2 (чтение или запись). Обмен осуществл етс  побайтно. При передаче информации от адаптера 1 к блоку 2 (операци  записи) адаптер 1 выставл ет байт информации, который сопровождаетс  соответствующим приказом на выходе 6. Блок 2 принимает байт данной информации от адаптера 1 в зависимостут от признака в регистр адреса или числа и выставл ет сигнал, свидетельствующий о приеме блоком 2 байта и гоговности к приему следующего байта. Прин в признак, адаптер снимает сигналы признаков, формирует новый байт на выходе 5 и сигнал на выходе 6,и процесс передачи информации от адаптера 1 к блоку 2 повтор етс . По истечении временного (;вала, выделенного первому каналу, формирователь 12 первого канала формирует сигнал, поступающий на входэлемента ИЛИ-НЕ 11, который, воздейству  на второй вход элемента И 13, снимает сигнал на входе блока 3 управлени . При этом блок 2 осуществл ет прием очередного байта от адаптера 1 первого канала, но сигнал, свидетельствующий о приеме байта в блок 2 и готовности к приему следующего, не выставл етс . Вместо этого сигнала по завершении записи байта в блок 2 блок 3 управлени  формирует сигнал прерывани , который записываетс  в регистр 10 прерываний. На врем , равное длительности сигнала формировател  12, поддерживаетс  сигнал разрешени , что позвол ет блоку 2 осуществить запись байта, выставленного адаптером 1, и подготовитьс  к работе по следующему каналу. По истечении интервала времени, определ емого формирователем 12,осуществл етс  логическое переключение от адаптера первого канала к следующему и начинаетс  обмен информацией между вновь подключенным адаптером 1 и блоком 2 аналогичный описанному. На следующем цикле в интервал вреени , формируемый распределителем импульсов и выделенный первому каалу , осуществл етс  логическое подлючение адаптера 1 первого канала. начале этого временного интервала локом 3 управлени  осуществл етс  читывание по первому каналу сигнала регистра 10 прерываний. Сигнал с ыхода регистра 10 прерываний поступает на вход блока 3 управлени , который по этому сигналу выставл ет сигнал, свидетельствуювдий о готовности блока 2 к приему следующего байта от адаптера 1 первого канала.

Адаптер 1, прин в этот сигнал,снимает ранее выставленный байт и формирует новый байт на выходе 5 и сопровождает его соответствующим признаком и приостановленный ранее обмен информацией между адаптером первого канала и блоком 2 продолжаетс  аналогично описанному.

По окончании передачи массива информации от адаптера 1 к блоку 2 адаптер снимает сигнал запроса на входе блока 9 анализа запросов, при этом снимаетс  сигнал разрешени  и осуществл етс  логическое отключение адаптера 1 первого канала от блока 2. На этом обмен информацией завершаетс  .

Точно также осуществл етс  передача информации в блок 2 от адаптеров 1 остальных каналов.

Передача информации от блока 2 к адаптерам 1 (чтение информации) осуществл етс  аналогичным образом, с той лишь разницей, что в этом случае байт информации выставл ет блок 2 и сопровождает его соответствующим признаком. Адаптер 1, прин в байт информации , выставл ет на выход 6 сигнал , свидетельствующий о приеме байта и готовности его к приему следующего . Блок 2, прин в этот сигнал,снимает сигналы со входа-выхода 5 и с входа 7, осуществл ет операцию чтени  следующего байта, выставл ет его на вход 5 и выставл ет сигнал на вход 7, и процесс передачи от блока 2 к адаптерам 1 продолжаетс .

В процессе обмена информацией сигналы на каждом выходе блока 9 анализа запросов (фиг. 2) по вл ютс  пр наличии сигнала запроса на соответствующем входе блока в интервал времени , выделенный данному адаптеру (при совпадении сигналов на входе элемента И 21) и, кроме того, в интервал времени, выделенные другим каналом, в том случае, если на входах запросов этих каналов отсутствуют запросы (при совпадении сигналов на входе элемента И 22).

Выделение данному каналу свободного временного интервала осуществл етс  узлом 18 приоритета. Сигнал на выходе узла 18 может по витьс  только в том случае, если отсутствуют запросы на обслуживание на входах блока 9 анализа запросов с меньшими, чем у данного входа номерами.

Обмен информацией между ЭВМ,подключенным посредством адаптеров 1 к устройству дл  обмена информацией, осуществл етс  следующим образом. За каждый из адаптеров 1 (в следовательно , и за соответствующей ЭВМ)

закрепл етс  определенна  зона пам ти блока 2. В соответствии с описанным осуществл етс  запись в эту зону информации , поступающей от адаптера 1 .Скорост записи информации и врем  ее возобновлени  определ етс  работой ЭВМ, подключенной к адаптеру 1.

Блок 2 выполн ет функции промежуточного хранени  массивов обработки информации, которые доступны всем ЭВМ, подключенным к устройству дл  обмена информацией. Люба  из ЭВМ может осуществить чтение результатов обработки информации другими ЭВМ с любой области пам ти блока 2 и использовать их в своей работе, что повышает эффективность использовани  ЭВМ.

Наличие в устройстве блока 9 анализа запросов, регистра 10 прерываний , формирователей 12 импульсов конца обмена позвол ет сократить объем оборудовани  и упростить процедуру возобновлени  .рбмена после прерываний . Дл  продолжени  обмена прерывани  адаптеру нет надобности осуществл ть начальную выборку, а просто продолжаетс  приостановленна  ранее операци  чтени  или записи в блок 2. Циклический доступ каждого из адаптеров 1 к блоку 2 в течение заданного промежутка времени и позвол ет осуществить обмен информацией в услови х жестких требований на врем  обмена и позвол ет использоват изобретение дл  работы в системах реального масштаба времени.

Кроме того, наличие в блоке анализа запросов узла приоритета позвол ет использовать дл  обмена информации временные интервалы, выделенные каналом, не зыставившим в данный момент запросов, что уменьшает врем  обмена информацией.

Поскольку врем  обменом информацией по сравнению с циклом ее возобновлени  недостаточно то веро тность наличи  запросов одновременно по всем каналам незначительна . Каждый из адаптеров осуществл -ет обмен информацией с блоком 3 без прерываний, а в случае по влени  запроса от другого адаптера, осуществл етс  прерывание , однако каждый из адаптеров, независимо от их приоритета и числа одновременно существующих запросов на обслуживание, имеет доступ к блоку 2 течение временного интервала, вьаделенного этому адаптеру.

Claims (2)

1. Устройство дл  обмена информацией , содержащее блок буферной пам ти , вход-выход которого соединен с первыми информационными входами-выходами адаптеров группы адаптеров, блок управлени , первые вход и выход. вторые вход и выход которого соедине ны соответственно с контрольным выходом и управл ющим входом блока буферной пам ти, с идентифицированными выходами и входами адаптеров группы адаптеров, вторые информационные вхо ды-выходы адаптеров  вл ютс  входами выходами устройства, о т л и ч а ющ е е с   тем, что, с целью повышени  быстродействи  устройства, оно содержит регистр прерываний, блок анализа запросов, распределитель импульсов , группу формирователей импульсов конца обмена, две группы ментов И, группу элементов ИЛИ и эле мент ИЛИ-НЕ, причем третий выход бло ка управлени  соединен с первыми вхо дами элементов И первой группы, вторые входы которых соединены с выхода ми соответствующих формирователей им пульсов конца обмена, выходы регистра прерываний соединены с первой груп пой входов блока управлени , втора  группа входов которого соединена с выходами элементов И второй группы, входы каждого элемента ИЛИ группы соединены с выходами соответствующего элемента И группы соответствующего формировател  импульса конца обме на, запросные выходы адаптеров группы соединены с соответствующими запросными входами блока анализа запросов , управл ющий вход которого соединен с выходом распределител  им пульсов, каждый выход группы выходов блока анализа запросов соединен с входом соответствующего формировател  импульса конца обмена группы и с первым входом соответствующего элемента И второй группы, вторые входы элементов И второй группы через элемент ИЛИ-НЕ соединены с выходами формирователей импульса конца обмена , выходы элементов И первой группы соединены с разр дными входами регистра прерываний. 2. Устройство по п. 1, отличающеес  тем, что блок анали за запросов содержит группу элементов НЕ, три группы элементов И,группу элементов ИЛИ, элемент ИЛИ и узел приоритета, причем запросные входы блока соединены с первыми входами элементов И первой грулпы и через соответствующие элементы НЕ группы с входами узла приоритета и с первыми входами элементов И третьей группы , вторые входы элементов И первой и третьей групп соединены с управл ющими входами блока, запросные входы блока, кроме первого запросного входа , соединены с соответствующими входами узла приоритета, выходы которого соединены с первьми входами элементов И второй группы, выходы элементов И третьей группы через элемент ИЛИ соед .мены с вторхлми входами элементов И второй группы, выходы которых и вьрсоды элементов И первой группы черюз соответствующие элементы ИЛИ группы соединены с выходами блока а первый запросный вход блока соединен с первым входом соответствующего элемента И второй группы. 3. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит распределитель импульсов , первую и вторую группы элементов И, группу элементов ИЛИ,группу элементов НЕ, группу триггеров и элементов НЕ, причем вход распределител  импульсов  вл етс  вторым входом блока и через элемент НЕ соединен с первым выходом блока, первый и второй выходы распределител  кмпульсов  вл ютс  первым и третьим выходами блока, третий выход соединен с первыми входами элементов И второй группы, вторые входы которых  вл ютс  первой группой входов блока, а выходы соединены с первыми входами элементов ИЛИ группы, вторые входы которых соединены с выходами триггеров группы, а выходы соединены с первыми входами элементов И первой группы, вторые входы которых  вл ютс  первым входом блока, а выходы  вл ютс  вторым выходом блока, первые входы триггеров группы  вл ютс  второй группой входов блока и через элемент НЕ соединены с вторьми входами триггеров группы. Источники информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР 496551, кл. G 06 F 3/04, 1974.

2.Патент США № 4126897, НКИ 340-172.5, МКИ G 06 F 3/00, G 06 F 13/00, 1976 ().

Г 710

Г--

/У,

-U/zh/5 .

/5,

6

Т (3

ш

„L-iTil

1-1.:: rr

f- Г7-1 -J L-T; 1 i

-f

r- -

us

t3

f

/

П

К 1S0.

J50.

0Л

-gj

Фик.2