SU822199A1 - Устройство дл адаптивного кодировани СТАциОНАРНыХ СлучАйНыХ пРОцЕССОВ - Google Patents

Description

Изобретение относится к специализированным средствам вычислительной техники и предназначено для сокращения избыточности при кодировании ста- , ционарных случайных Цроцессов. Для оптимального кодирования случайных 'процессов с заранее неизвестными.областями изменения их значений используют устройства адаптивного кодирова-. ~ ния. В этих устройствах число уровней ¹ квантования выбирается в соответствии с требуемой точностью независимо от диапазона входного случайного процесса. Это позволяет сократить избыточность б результате кодирования,. сох- 15 ранить постоянство приведенной погрешности квантования при изменении диапазона флуктуаций процессов в широки^ пределах,сократить аппаратурныё и временные затраты на дальней- 20 шую статистическую обработку (определение корреляционной функции,плотности распределения и т.п.).

Известно устройство адаптивного кодирования с прогнозированием,с самонастройкой параметров по статистическим оценкам математического ожидания £1J .

Наиболее близким к предлагаемому по технической сущности является уст-30 ройство для адаптивного кодирования стационарных случайных процессов,содержащее сумматор,первая группа входор которого объединена с соответствующими входами блока оценки минимума и подключена к выходам аналого-цифрового преобразователя,информационный вход которого является входом устройства, управляющий вход аналогоцифрового преобразователя соединен с первым выходом блока управления, второй выход которого подключен к управляющему входу блока изменения масштаба, выходы которого соединены с управляющими входами коммутатора и являются первой группой выходов устройства, информационные входы коммутатора подключены к соответствующим выходам сумматора,вторая группа входов которого соединена с соответствующими выходами блока оценки минимума и является второй группой выходов устройства [2J ·

Недостатком данного устройства является аппаратурная сложность, связанная с тем,что для определения диапазона флуктуации используются блоки определения максимума, минимума, сумматор и коммутатор.

to

Цель изобретения - упрощение конструкции устройства, основанное на том, что оценивание диапазона флуктуации процесса может быть произведено по максимуму разности текущих значений выборки и минимума, благодаря чему не требуется блок определения максимума процесса и коммутатор.

Эта цель достигается тем, что в устройство введен регистр памяти,при, этом соответствующие выходы старших разрядов сумматора подключены ко входам регистра памяти, выходы которого соединены с соответствующими входами блока изменения масштаба.

На чертеже представлена блок-схема устройства.

Устройство содержит аналого-цифровой преобразователь 1, блок 2 управления, блок 3 оценки минимума, сумматор 4, регистр 5 памяти, блок 6 изменения масштаба, коммутатор 7.

Процесс адаптивного кодирования состоит из цикла адаптации· (длительностью Т_о) и цикла адаптивного кодирования или измерения'(длительностью Т_и)

Стационарный случайный процесс 25 x(t) представляется на выходе аналого-цифрового преобразователя η-разрядным двоичным кодом. В цикле адаптации на сумматоре определяются значения где у<

^Х4

Г^Х<~ (^хпнп)< ] / (1)

- выходной код сумматора 1в момент времени ;

- выходной код АЦП в момент времени ;

^^xlNn'r выходной код блока оценки минимума в,момент времени .'

Значения упоступают на регистр памяти, в которой производится оценка максимального диапазона флуктуации процесса на интервале адаптации (^угпах ^^уп»ах^А⁼ (^хтах^А ~(^хггип)а ' (2) где (^тах)д / (^хттнп)а ” максимальное и минимальное значение случайного 45 процесса в цикле адаптации.Оценкой диапазона флуктуаций является н.омер старшего, содержащего единицу разряда регистра.

По окончании блоке изменения го, содержащего да оценки (Упшх)д преобразуется в. код масштаба М (К разрядов), который запоминается в выходном регистре блока. В зависимости от значения масштаба с помощью коммутатора к выходу устройства кодирования подсоединяется . одна из S-разрядных (где S4n) групп, образованных из η-разрядного кода чис-60 ла на выходе сумматора.

цикла адаптации в масштаба номер старшеединицу разряда копреобраэуется в.

Если код числа у · представлен в виде

I двоичного кода, следующие S(3) (4) где - i -ый разряд то из него образуются разрядные группы de,, , о п_Ь4._л o_s... · ^аБч? ® · · ·^α3 ^αη^αη-Γ * ’ ^аП-5-»4 '

Число образованных групп, равное (η-S+l), определяет число масштабов представления результата. Вес младшего разряда группы, определяющий цену деления выходного кода, связан с масштабом М соотношением

Z= 2 ^м, где М=0,1,2,.. .(n-S).

Таким образом,веса одноименных разрядов в каждой соседней группе отличаются в два раза,.

В.цикле адаптивного кодирования (измерения) на сумматоре определяются значения ординат смещенного случайного процесса y(t)s ' = ’ ⁽⁵⁾ где xj - значение выходного кода АЦП в момент времени tj цикла измерения.

Полученные ординаты представляются на выходе устройства адаптивного кодирования S-разрядным двоичным кодом с ценой деления Z, соответствующей определенному в’цикле адаптации масштабу М. Число разрядов S выбирается в соответствии с требуемой точностью измерения. В результате адаптивного кодирования· на выходе устройства образуется массив значений выборок стационарного случайного процесса v(t), определяемых следующим образом ; .

Очевидно, что восстановить исходный случайный процесс x(t) можно в соответствии с выражением ^xj=² vi + (x_tnin)_A. . (7)

Устройство работает следующим образом. Кодируемый стационарный случайныйпроцесс x(t) поступает на вход η-разрядного аналого-цифрового преобразователя 1. Блок 2 управления формирует тактовые импульсы, по которым аналого-цифровой преобразователь 1 вырабатывает ординаты х;. В течение цикла адаптации в блоке 3 оценки минимума определяется текущее значение (x_min) ; . На сумматоре 4 осуществляется нахождение значений разнодти у], старшие (п—S) разряды которой поступают на вход регистра 5 памяти. Последний представляет собой реализованный на RS-триггерах регистр, осуществляющий поразрядное логическое сложение входных кодов с кодами чисел, записанных на триггерах.

Перед началом цикла адаптации RSтриггеры устанавливаются в нуль сиг65 налом на R-входах.

S-входы триггеров подсоединены к соответствующим выходам старших разрядов сумматора. В течение цикла адаптации при определении величины у₍· с появлением логической ¹ ’ 1* ¹ в каком-либо разряде на выходе сумматора соответствующий RS-триггер устанавливается в 1 й хранит ее до конца Цикла адаптации. В момент времени, соответствующий концу цикла адаптации, блок 2 управления вырабатывает . импульс, по которому блок изменения 6 масштаба преобразует номер старше,го, содержащего единицу· разряда в значение кода масштаба М, которое записывается в выходном регистре блока до конца процесса кодирования.При I этом на выход коммутатора 7 подключается соответствующая' S-разрядная группа (3) η-разрядного двоичного кода с выхода сумматора 4.

Если 0<'(y_max)_A<2^s, то М»0, и на выход коммутатора 7 подсоединяются от 1-го до S-ro младших разрядов с выхода сумматора 4. Если 2^Бг(у_т0|Х )^2, то М«1, и на выход коммутатора 7 подсоединяются от 2-го до (S+l)-ro младших разрядов с выхода сумматора 4 и т.д.

На этом цикл адаптации заканчивается. В цикле адаптивного кодирования в каждом такте на выходе сумматора 4 образуется которая на выходе ставляется в виде с (6) .

Таким образом, пазона флуктуаций са x(t) результат рования представляется S-разрядным двоичным кодом. На соответствующих выходах устройства также представлены значения (хп)_4П)д (η-двоичных разрядов) и йод масштаба М (К-двоичных разрядов). Как.указывалось, восстановить исходный случайный процесс •x(t) возможно в соответствии (7).

раэность t.xj-IXmw,)^/ коммутатора 7 предvj. в соответствии независимо от диа- _ кодируемого процес- -³· адаптивного коди40

Применение регистра памяти позволяет значительно упростить известное устройства и,как следствие повысить надежность работы.

Claims (2)

1. Изобретение относитс  к специализированным средствам вычислительной техники и предназначено дл  сокргидени  избыточности при кодировании ста ционарных случайных rfpoueccoB. Дл  оптимального кодировани  случайных :процессов с заранее неизвестными.област ми изменени  их значений исполь зуют устройства адаптивного кодирова ни . В этих устройствах число уровне квантовани  выбираетс  в соответстви с требуемой точностью независимо от диапазона входного случайного процес са. ЭтоПозвол ет сократить избыточ-ность Б результате кодировани ,. сохранить посто нство приведенной погрешности квантовани  при изменении диапазона флуктуации процессов в широки с пределах,сократить аппаратурные и временные затраты на дальнейшую статистическую обработку (определение коррел ционной функции,плотности распределени  и т.п.). Известно устройство адаптивного ко дировани  с прогнозированием,с самонастройкой параметров по статистическим оценкам математического ожида ни  l3 . Наиболее близким к предлагаемому по технической сущности  вл етс  уст ройство дл  адаптивного кодировани  стационарных случайных процессов,содержащее сумматор,перва  группа входор которого объединена с соответст вyющиг ш входами блока оценки минимума и подключена к выходам аналого-цифрового преобразовател ,информационный вход которого  вл етс  входом устройства , управл квдий вход аналогоцифрового преобразовател  соединен с первым в лxoдoм блока управлени , второй выход которого подключен к управл ющему входу блока изменени  масштаба , выходы которого соединены с управл ющими входами коммутатора и  вл ютс  первой группой выходов устройства, информационные входы коммутатора подключены к соответствующим выходам сумматора,втора  группа входов которого соединена с соответствующими выходами блока оценки минимума и  вл етс  второй группой выходов устройства L2J . Недостатком данного устрЪйства  вл етс  аппаратурна  сложность, св занна  с тем,что дл  определени  диапазона флуктуации используютс  блоки определени  максимума, минимума, сумматор и коммутатор. Цель изобретени  - упрощение конструкции устройства, основанное на том, что оценивание диапазона флуктуации процесса может быть произведено по максимуму разности текущих значений выборки и минимума, благодар  чему не требуетс  блок определени  максимума процесса и коммутатор. Эта цель достигаетс  тем,.что в устройство введен регистр пам ти,при этом соответствующие выходы старших разр дов сумматора .подключены ко входам регистра пам ти, выходы которого соединены с соответствующими входами блока изменени  масштаба. На чер.теже представлена блок-схема устройства. Устройство содержит аналогот-цифровой преобразсгватель 1, блок 2 управл .Ьни , блок 3 оценки минимума, сумматор 4, регистр 5 пам ти, блок 6 изменени  масштаба, коммутатор 7. Процесс адаптивного кодировани  состоит из цикла адаптации- (длительностью TO) и цикла ад1аптивного кодир вани  или измерени  (длительностью Т Стационарный случайный процесс x{t) представл етс  на выходе аналого-цифрового преобразовател  п-разр дным двоичным кодом. В цикле адаптации на сумматоре определ ютс  значени  У{.. (1) где у. - выходной код сумматора 1В момент времени i ; х - выходной код АЦП в момен времени t ,i minlr выходной код блока оценк минимума в,момент време ни1, . Значени  у| поступают на регистр , в которой производитс  оценка максимального диапазона флуктуации процесса на интервале адаптации Утах)А ) УтахА ( (2) где (х„„)д , (Хп,,)д - максимальное и минимальное значение случайног флуктуации  вл етс  нрмер старшего, содержащего единицу разр  да регистра. По окончании цикла адаптации в блоке изменени  масштаба номер старше го, содержащего единицу разр да кода оценки (Ушах)А преобразуетс  в код масштаба М (К разр дов) , которой запоминаетс  в выходном регистре блока . В зависимости от значени  масштаба с помощью коммутатрра к выходу уст ройства кодировани  подсоедин етс  , одна из S-разр дных (где ) групп. образованных из п- разр дного кода чис ла на выходе сумматора. Если код числа у представлен в виде ...ад. де fii - 4 -ый разр д двоичного кода, о из него образуютс  следующие Sазр дные группы; Ос,. . .020 . (3) S-IA°S- °2 °6 20&amp;4С -Из °П°П-Г °П-54 Число Образованных групп, равное (n-S+l), определ ет число масштабов представлени  результата. Вес млад его разр да группы, определ ющий цену делени  выходнрго кода, св зан с масштабом М соотношением , (4) . . где ,1,2,...(n-S).. Таким образом,веса одноименных разр дов в каждой соседней группе отличаютс  в два раза.. В.цикле адаптивного кодировани  (измерени ) на сумматоре определ ютс  значени  ординат смещенного случайного процесса y(t): У (ХП,,,)Д , где XJ - значение выходного кода АЦП в момент времени цикла измерени . Полученные ординаты представл ют н выходе устройства адаптивного кодировани  S-разр дным двоичным кодом с ценой делени  Z, соответствующей определенному в цикле адаптации масштабу М. Ч.исло разр дов S выбираетс  в соответствии с требуемой точностью измерени . В результате адаптивного кодировани  на выходе устройства образуетс  массив значений выборок стационарного случайного процесса v(t) , определ .емых следующим образом; Ч rninl Очевидно, что восстановить исходный случайный процесс x(t) можно в соответствии с выражением xj 2vi + (xmJ. . (7 Устройство работает следующим образом кодируемый стационарный случайныйпроцесс x(t) поступает на вход п-раз« р дного аналого-цифрового преобразовател  1. Блок управлени  формирует тактовые импульсы, по которым аналого-цифровой преобразователь 1 вырабатывает ординаты х{. В течение цикла адаптации в блоке 3 оценки ми .нимума определ етс  текущее значение (х.:.,);. На сумматоре 4 осуществл етс  нахождение значений разности у, старшие (n-S) разр ды которой поступают на вход регистра 5 пам ти. Последний представл ет собой реали-. зованный на RS-триггерах регистр, осуществл ющий поразр дное логическое сложени.е входных кодов с кодами чисел, записанных на триггерах. Перед началом цикла адаптации КЗтриггеры устанавливаютс  в нуль сигналом на R-входах. S-входы триггеров подсоединены к соответствующим выходам старших разр дов сумматора. В течение цикла адаптации при определении величины с по влением логической 1 в к ком-либо разр де на-выходе сумматора соответствующий RS-триггер устан авливаетс  в 1 и хранит ее до конца Цикла адаптации.. В момент времени, соответствующий концу цикла адаптацри , блок 2 управлени  вырабатывает импульс, по которому блок изменени  6 масштаба преобразует номер старше, го, содержащего единицу разр да в значение кода масштаба М, которое записываетс  в выходном регистре бло ка до конца процесса кодирована .При этом на выход коммутатора 7 подключаетс  соответствующа  S-разр дна  группа (3) п-разр дного двоичного кода с выхода сумматора 4. Если 0(утах), то МвО, и на выход коммутатора 7 подсоедин ютс  от 1-го до S-ro младших разр дов с выхода сумматора 4. Если 2()д то Msl, и на выход коммутатора 7 подсоедин ютс  от 2-го до (S+l)-ro млад ших разр дов с выхода сумматора 4 и т.д. - . -;.. На зтом цикл адаптации заканчиваетс  . В цикле адаптивного кодировани  в каждом такте на выходе сумматора 4 образуетс  разность 4-(хпи|,) котора  на выходе коммутатора 7 пред ставл етс  в виде vi. в соответствии с (6). Таким образом, независимо от диапазона флуктуации кодируемого процес са x(t) результат адаптивного кодировани  представл етс  S-разр дным двоичным кодом. На соответствукицих выходах устройства также представлены значени  (хп,4п)д (п-двоичных разр дов ) и koд масштаба М (К-двоичных разр дов). Как.указывалось, восстановить исходный случайный процесс -x(t) возможно в соответствии (7). Применение регистра пам ти позвол ет значительно упростить известное устройство и,как следствие,повысить надежность работы. Формула изобретени  Устройство дл  адаптивного кодировани  стационарных случайных процессов , содержащее сумматор, перва  группа входов которого объединена с соответствукицими входами блока оценки минимума и подключена к выходам аналого-цифрового преобразовател , информационный вход которого  вл етс  входом устройства, управл ющий вход аналого-цифрового прербразова- тел  соедичэн с первым вьрсодом блока управлени , второй выход которого подключен к управл ющему входу блока изменени  масштаба, выходы которого соединены с управл ющими входами коммутатора и йвл ютс  первой группой выходов устройства, инфо рмационные входы коммутатора подключ ены к соответствующим выходам сумматора, втот ра  группа входов которого соединена Ь соответствующими выходами оценки минимума и  вл етс  второй группой выходов устройства,о т л и чающеес  тем,что,с целью упрощени  устройства,в него введен регистр пам ти,при этом выходы старших разр дов сумматора подключены соответственно ко входам регистра пам ти, выходы которого соединены с соответствующими входами блока изменени  масштаба. Источники информации, прин тые во внимание при экспертизе , 1. Авторское свидетельство СССР 293239, кп. G Об F 5/02, 07.03.69..
2. 2.Авторское свидетельство СССР по за вке № 2461496/18-24, 11.03.77.