SU1434453A1 - Адаптивный статистический анализатор - Google Patents

Abstract

Изобретение относитс  к специализированным средствам автоматики и вычислительной техники, предназначенным дл  вычислени  плотности распределени  веро тностей и ее параметров в услови х недостатка информации о свойствах сигнала. С целью по- вьппени  точности вычислений в услови х недостатка априорной информации о частотных и амплитудных свойствах сигнала в анализатор введены второй регистр микрокоманд, последовательно соединенные блок выборки и запоминани , блок вычитани , первый коммутатор , дискр;иинатор знака, элемент 2И-Ш1И, цифроаналоговый преобразователь и второй коммутатор. При этом выходы коммутаторов подключены соот- ветственно к информационному и опор- g ному входам аналого-цифрового преобразовател . 1 з.п. ф-лы, 3 ил. (Л

Description

jib

СО

ij

4 СП

СО

1434453

Изобретение относитс  к специализированным средствам автоматики и вычислительной техники, предназначенно ко эл

ному входу элемента И 31, второй вход которого объединен с инверсным входом элемента И 14, вторым входом элемен

ным дл  определени  характеристик слу-, та И 19 и подключен к инверсному вычайных процессов в услови х недостатка априорной информации, например, в океанологии, радиофизике, системах св зи;

Целью изобретени   вл етс  повышение точности оценки плотности распределени  веро тности.

На фиг. 1 показана структурно-функциональна  схема адаптивного анализаходу триггера 18. Выход элемента И 3  вл етс  управл ющим выходом анали- затора (дл  задани  начала вьшода ре зультата обработки),

10 Блок 24 определени  размаха содер жит, например, по следов aTejfbHo соеди ненные первый элемент И 32, первый регистр 33, первый элемент 34 срав нени . Второй элемент И 35, второй

тора; на фиг. 2 - схема первого бло- 15 регистр 36 и второй элемент 37 срав- ка определени  размаха| на фиг, 3 - плотность распределени  веро тностей - нормального W и гамма-распределени  W, вычисленна  без адапнени  последовательно соединены, разр дные входы элементов И 32 и 35 объединены и подключены к вторым входам элементов 34 и 37 сравнени  и  втивных режимов обработки и после ада- 20 л ютс  кодовым входом блока 24, а зна- птивной обработки входного сигнала.

Адаптивный статистический анализатор содержит последовательно соединенные блок I выборки и запоминани , усреднитель 2, блок 3 вычитани , пер-25 вьй коммутатор 4, аналого-цифровой преобразователь 5, блок 6 пам ти и суммирующий счетчик 7, последовательно соединенные генератор 8 импульсов управл ющий делитель 9 частоты, пер- JQ вый элемент ШТИ 10, элемент 11 задержки , второй элемент ИЛИ 12 и первый регистр 13 микрокоманд, вход записи которого подключен к выходу элемента И 14, элементы ИЛИ 15 и 16, триггеры 7 и 18, второй элемент И 19, выход которого подключен к управл ющему входу дискриминатора 20 знака, первый и второй выходы которого соединены с соответствующими входами элемента 2И-ИЛИ 21, к выходу которого подключены последовательно соединенные хщфроаналоговый преобразователь 22 и второй коммутатор 23.

35

40

ковый разр д кода подключен к соответствующему входу элемента И 32 и инверсному входу элемента И 35, Тактовый вход блока соединен с тактовыми входами элементов 34, 37 сравнени , выходы которых соединены с соответствующими входами элементов И 32 и 35, тактовыми входами регистров 33 и 36 и подключены к соответствующим входам элемента ИЖ 38, вькод которого соединен с тактовым входом сумматора 39, кодовые входы которого подключены соответственно к выходу элементов И 32 и 35, а выход сумматора 39  вл етс  информационным выходом блока 24 распределение кодов разных знаков может быть также выполнено при помощи компаратора, открывающего один из элементов И 32 или 35), Входы элемента ИЛИ 40  вл ютс  входами обнулени  бдюка определени  размаха.

Адаптивный анализатор осуществл ет вычисление плотности распреИнформациЛ1ные входы первого и делени  веро тностей за два этапа:

рого блоков 24 и 25 определени  размаха объединены, а выходы подключены к первому и второму входам делител  26, выход которого подключен к первому входу блока 27 сравнени , к вто-, рому входу которого подключен код порога сравнени .

Выход элемента ИЛИ 28 соединен с тактовым входом второго регистра 29 микрокоманд, выходы которого подключены к управл ющим входам соответствующих элементов. Выход переполнени  счетчика 20 выборок подключен к тактовому входу блока 27, сравнени  и пер-;

этап обучени , при котором производитс  автоматический поиск рациональной частоты дискретизации входного сигнала и определение максимального , минимального уровней и размаха сигнала,и этап оценивани , в врем  которого вычисл етс  оценка функции W при заданных на этапе обучени  начальных услови х,

В исходном состо нии блоки анализатора обнулены (установлены в ну левое состоние), в генераторе 8 импульсов установлена тактова  частота , определ ема  максимальньм

ходу триггера 18. Выход элемента И 3  вл етс  управл ющим выходом анали- затора (дл  задани  начала вьшода результата обработки),

Блок 24 определени  размаха содержит , например, по следов aTejfbHo соединенные первый элемент И 32, первый регистр 33, первый элемент 34 сравнени . Второй элемент И 35, второй

регистр 36 и второй элемент 37 срав-

нени  последовательно соединены, разр дные входы элементов И 32 и 35 объединены и подключены к вторым входам элементов 34 и 37 сравнени  и  вл ютс  кодовым входом блока 24, а зна-

ковый разр д кода подключен к соответствующему входу элемента И 32 и инверсному входу элемента И 35, Тактовый вход блока соединен с тактовыми входами элементов 34, 37 сравнени , выходы которых соединены с соответствующими входами элементов И 32 и 35, тактовыми входами регистров 33 и 36 и подключены к соответствующим входам элемента ИЖ 38, вькод которого соединен с тактовым входом сумматора 39, кодовые входы которого подключены соответственно к выходу элементов И 32 и 35, а выход сумматора 39  вл етс  информационным выходом блока 24 распределение кодов разных знаков может быть также выполнено при помощи компаратора, открывающего один из элементов И 32 или 35), Входы элемента ИЛИ 40  вл ютс  входами обнулени  бдюка определени  размаха.

Адаптивный анализатор осуществл ет вычисление плотности распределени  веро тностей за два этапа:

этап обучени , при котором производитс  автоматический поиск рациональной частоты дискретизации входного сигнала и определение максимального , минимального уровней и размаха сигнала,и этап оценивани , во врем  которого вычисл етс  оценка функции W при заданных на этапе обучени  начальных услови х,

В исходном состо нии блоки анализатора обнулены (установлены в нулевое состоние), в генераторе 8 импульсов установлена тактова  частота , определ ема  максимальньм

быстродействием логических элементов анализатора. В управл емом делителе 9 частоты установлен коэффициент делени , определ ющий интервал At временной дискретизации входного сигнала, а в счетчике 30 выборок - коэффициент пересчета N, соответствующий объему анализируемы отсчетов. Врем  задержки б,, элемента 1 задержки несколько больше времени вьтолнени  операций в усреднителе 2 и блоке 3 вычитани . К первому входу блока 27 сравнени  подключен код У допустимой относительной погрешности оценки среднего значени  m

С этапа обучени  начинаетс  анализ сигнала, подключенного к входу блока I выборки и запоминани : одновременно включаетс  генератор 8 импульсов , а на; вход Пуск подаетс  одиночньй импульс запуска 1, который устанавливает в исходное состо ние триггеры 17 и 18, а через элемент ИЛИ 10 поступает на тактовый вход блока 1 выборки и запоминани , осуществл   отсчет x(l.Ut), через элементы 1 1 задержки и элемент ИЛИ 12 - на тактовый вход регистра 13 микрокоманд и одновременно через открытый элемент И 14 - на вход записи регистра 13 микрокоманд . При этом в счетчике 30 выборок устанавливаетс  код п 1, ас первого разр да регистра 13 микрокоманд через элемент ИЛИ 16 на тактов вход аналого-цифрового преобразовател  5 (АЦП) подаетс  микрокоманда С1 разрешени  квантовани  центрированного отсчета х, x(but) - m, поступившего с выхода блока 3 вычитани  через открытьй первьй вход первого коммутатора 4.

На этапе обучени  квантование отсчетов в АЦП 5 осуществл етс  при подключеннном к его опорному входу эталонном напр жении Е(через первый вход коммутатора 23). Сформированный код X, x(l ut) центрированного сигнала подаетс  на информационные входы блоков 24 и 25 определени  размаха. Тактовьй импульс с выхода генератора 8 импульсов осуществл ет йдвиг единичного импульса в регистре 13 микрокоманд во второй разр д, формиру  микрокоманду С2, по которой разрешаютс  запись кода х, в блок 24 определени  размаха и срабатьтание триггера 17, открьгеающего второй вход комму- i татора 4, подключенньй к выходу усреднени  2, в котором определ етс  текущее среднее значение Шх входного сигнала.

Следующий тактовьй импульс с выхода генератора 8 импульсов формирует в регистре 13 микрокоманд следующую мккрокоманду-СЗ, котора  разрешает квантованиет, подключенного к информационному входу АЦП 5 с выхода усреднител  2, а следующа 

микрокоманда С4 разрешает запись кода текущего среднего значени  т в. блок 25 определени  размаха и возвращает триггер 17 в исходное состо ние , при котором открыт первый

вход коммутатора 4. После этого по микрокоманде С5, поступающей на управл ющий вход делител  26 кода, осуществл етс  деление кодов, сформированных в блоках 24 и 25 определени  размаха:

После этого с выхода управл емого 30 делител  9 частоты через элемент ИЛИ 10 на управл ющий вход устройства 1 выборки и запоминани  подаетс  импульс , осуществл ющий сброс в нуль предыдущего отсчета сигнала и выбор35;

ку и запоминание следующего отсчета X . Этот же импульс поступает одновременно на входы С и S регистра 13 микрокоманд, вследствие чего он записываетс  в первьй разр д, т.е. форми40 рует новую микрокоманду С1, а в счетчике 30 выборок устанавливаетс  код п 2. После этого последователь . ность тактовых импульсов с выхода генератора 8 импульсов, поступа  на

45 тактовьй вход С, формирует в регистре 13 микрокоманд последовательно микрокоманды С2, СЗ, С4 и С5, которые разрешают преобразование центрированного отсчета х и значени  ш в соответствующих блоках, аналогично предьщу50

щей последовательности микрокоманд дл  отсчета xi и значени  шх,,

В результате обработки N выборок на вход делител  26 кода подаетс  код текущего отношени  размахов, сформи- рованных на интервале N анализа

6,N . .

При этом в счетчике 30 выборок образуетс  импульс переполнени , который поступает на управл ющий вход блока 27 сравнени ,разреша  проверку выполнени  услови  а 8 При невьшолнении этого услови  (т.е. выполн етс  соотношение S : п ) нэ первом выходе блока 27 сравнени  формируетс  импульс, сбрасьшающий в нулевое состо ние содержимое блоков 24 и 25 определени  размаха, а в управл емом делителе 9 частоты уста-- навливаетс  новое значение коэффициента делени  частоты тактовых импульсов , соответствующее увеличению шага дискретизации ut входного сигнала в блоке 1 выборки и запоминани . После этого вновь выполн етс  цикл

следуют соотношени  дл  среднеквад- ,ратических отклонений 6, и G и пропорциональных им размахов R и R (фиг.З) соответственно дл  плотности распределени  оценки математического ожидани  WA и плотности рас1

пределени  амплитуд сигнала W :

10

С5. -

m г- -ч л|К

G.,

«т

(2)

Однако соотношени  (l) и (2) дл  15 параметров справедливы только дл  случа  некорреллированных отсчетов сигнала. Поэтому, использу  эту закономерность , можно задавать объем вы . борок (в счетчике 30) и уровень обучени  дл  новых N выборок сигнала. 2о допустимой (пороговой) относительной На каждом цикле обучени  счетчик погрешности (код 8„ в устройстве 27

сравнени )

30 выборок через каждЬге N отсчетов сигнала формирует импульс переполнени ,  вл ющийс  микрокомандой Сравнение дл  блока 27 сравнени .

После нескольких циклов корректировки marj.дискретизации достигаетс  выполнение услови  некоррелированности отсчетов, при котором вычисл ема  оценка w(x) плотности распределени   вл етс  статистически достоверной с необходимой точностью (допустимой погрешностью §„ ). При этом осуществл етс  адаптивный выбор не

25

S,

л|

(3)

Следовательно, процедура контрол  текущего отношени  размахов путем сравнени  текущего значени  S с пороговым Sf, позвол ет за несколько 30 циклов обучени  адаптивно регулировать степень коррелированности отсчетов до обеспечени  их некоррелированности: адаптивное регулирование шага дискретизации &t; по микрокотолько частотного диапазона анализа мандам подстройка, которые подаiT

&t

opt

, но и амплитудного диапазона , так как при вьшолнении услови  S-r п ие осуществл етс  сброс информации об амплитудных свойствах

сигнала, накопленной в блоке 24 оп-

ределени  размаха R t moxl niirt - нает выполн тьс  условие

ютс  с первого выхода бл нени  на управл ющий вход мого делител  9 частоты, етс  такой шаг ut; t 40 тором дл  определ емых в 25 и 26 параметров (2)

т Sn

(4)

Механизм осуществлени  такой адаптивной процедуры основан на стремлении статистического анализатора обес- 45 Причем одновременно с операци ми

подстройки оптимального шага it,

печить некоррелированность отсчетов сигнала. Это достигаетс  периодической проверкой вьтолнени  определенных математических зависимостей между параметрами входного сигнала и параметрами вычисл емой плотности распределени  W(x).

Из соотношени  между дисперсией Dj( входного сигнала и дисперсией оценки математического ожидани  D(AX) этого сигнала

op-t

и определени  текущего значени  размаха R осуществл етс  вьщеление минимального и максимального уровней

50 втсчетов, подключенных к вьгкодам 2 и 3 блока 24 определени  размаха.

Блок 24 (25) определени  размаха работает, например, следукщкм обр зом (фиг. 2)

55 Отсчеты входного сигнала поступают одновременно на элементы И 32 и 3 и на соответствующие входьг элементов 34 и 37 сравнени , настроенные на срабатывание (при х,, х„.р в элеменD (m,)

(О

следуют соотношени  дл  среднеквад- ,ратических отклонений 6, и G и пропорциональных им размахов R и R (фиг.З) соответственно дл  плотности распределени  оценки математического ожидани  WA и плотности рас1

пределени  амплитуд сигнала W :

С5. -

m г- -ч л|К

G.,

«т

(2)

Однако соотношени  (l) и (2) дл  параметров справедливы только дл  случа  некорреллированных отсчетов сигнала. Поэтому, использу  эту закономерность , можно задавать объем вы25

S,

л|

(3)

Следовательно, процедура контрол  текущего отношени  размахов путем сравнени  текущего значени  S с пороговым Sf, позвол ет за несколько 30 циклов обучени  адаптивно регулировать степень коррелированности отсчетов до обеспечени  их некоррелированности: адаптивное регулирование шага дискретизации &t; по микроко

нает выполн тьс  условие

ютс  с первого выхода блока 27 сравнени  на управл ющий вход управл емого делител  9 частоты, устанавливаетс  такой шаг ut; tgn , при ко- 40 тором дл  определ емых в блоках 24, 25 и 26 параметров (2) и (3) начи т Sn

(4)

дновременно с операци ми

подстройки оптимального шага it,

op-t

и определени  текущего значени  размаха R осуществл етс  вьщеление минимального и максимального уровней

0 втсчетов, подключенных к вьгкодам 2 и 3 блока 24 определени  размаха.

Блок 24 (25) определени  размаха работает, например, следукщкм образом (фиг. 2)

5 Отсчеты входного сигнала поступают одновременно на элементы И 32 и 35 и на соответствующие входьг элементов 34 и 37 сравнени , настроенные на срабатывание (при х,, х„.р в элементе 34, а при в элементе 37 сравнени ). Результат текущего сравнени  поступает на один из входов элемента И 32 (35) и на тактовый вход регистра 33 (36), в котором запоминаетс  новое экстремальное значение отсчета, а через элемент ИЛИ 38 управл ющий импульс разрешает операцию сложени  в сумматоре 39, в ко- тороМдформируетс  новое значение размаха R . Перед началом работы и в течение циклов обучени  элементы устанавливаютс  в нулевое состо ние по импульсам пуска или обнулени , поступающим через элемент ИЛИ 40. При

Rr

вьшолнении услови 

8. |..в

регистрах 33 и 36 остаютс  записанные экстремальные значени  (минимальные и максимальное) кодов от- .счетов, необходимые дл  использовани  на цикле оценивани .

Выполнение услови  (4) в блоке 27 сравнени  характеризует окончание циклов обучени : на втором выходе блока 27 сравнени  формируетс  микрокоманда Начало оценивани , котора  подаетс  на второй вход триггера 18.

На этапе оценивани  опорньй вход АЦП 5 подключен к выходу цифроана- логового преобразовател  22, закрыт элемент И 14 и открыты элемент: И 31

элемент И 19, через который импульс  чейку блока 6 пам ти, а по микрокоманде С5 осуществл етс  обнуление суммирующего счетчика 7,

дискретизации подаетс  дл  записи в первый разр д регистра 29 микрокоманд .

Одновременно первый импульс дискретизации с выхода управл емого делител  9 частоты поступает на вход счетчика 30 выборки, устанавлива  его содержимое равным п 1, и на управл ющий вход устройства 1 выборки и запоминани , на выходе которого формируетс  отсчет сигнала х. х и( 1 ). Блок 3 вычитани  осуществл ет центрирование с использованием оценки математического ожидани 

Vл

л

т.

/ X.

z

v i

v i

где Z - знакова  функци  (sgn +

или sgn -1 ).

Аналогично формируетс  р д отсчетов на -интервале анализа 1,Nj.

С выхода блока 3 вычитани  каждый центрированный отсчет (Z-x) через коммутатор 4 подаетс  на информационный , вход AUn 5 и на вход дискриминатора 20 знака, который срабатьшает, открыва  первый или второй вход элемента 2И-ИЛИ 21, в зависимости от знака центрированного отсчета. При этом к опорному ВХОДУ АЦП 5 через элемент 2И-ИЛИ 2 , цифроаналоговьй преобразователь 22 и коммутатор 23 подключаетс  напр жение х

или X

выхода 2 или 3 блока 24 (фиг. 2), задающее амплитудный диапазон квантовани  отсчета х в АЦП 5,

По микрокоманде С1 с первого выхода регистра 29 микрокоманд в АЦП 5 осуществл етс  преобразование отсчета х в код, который подключен к адресному входу блока 6 пам ти. При сдвиге импульса в регистре 29 микрокоманд во второй разр д формируетс  микрокоманда С2, котора  поступает на первый управл ющий вход блока b пам ти , разреша  считывание предыдущего содержимого  чейки, определ емой кодом адреса Ay , и его запись

в суммирующий счетчик 7. Следующий тактовый импульс, поступающий на вход с регистра 29 микрокоманд, формирует микрокоманду СЗ, разрешающую операцию суммировани  в суммирующем

счетчике 7; его содержание увеличиваетс  на единицу и становитс  равным W

+ 1. По микрокоманде С4 разрешазапись этого кода с выхода суммирующего счетчика 7 в ту же п-ю

Г|

а тс  

с  чейку блока 6 пам ти, а по микроко

манде С5 осуществл етс  обнуление суммирующего счетчика 7,

Таким образом, дискрш- инатор 20 знака осуществл ет подключение к опор40 ному входу АЦП 5 определенного уровн  напр жени  или с выхода АЦП 22 (в зависимости от знака анализируемого текущего отсчета к сигнала), т.е. управл ет шагом кван4g товани  по амплитуде и соответствующим распределением этих данных в оп-. ределенные  чейки блока пам ти 6 (фиг. Зб). Благодар  этим операци м в блоке 6 пам ти накапливаетс  оценка

gQ функции W(х) по некоррелированным отсчетам, т.е. с высокой статистической достоверностью и в широком диапазоне амплитуд анализа вследствие накапливани  отдельно левой и правой ветвей гистограммы (фиг.Зб).

После обработки TJ-ro отсчета сигнала в счетчике 30 выборок формируетс  импульс переполнени , который по- студает через открытый элемент И 31

55

на выход адаптивного анализатора,  вл  сь микрокомандой Вьшод -дл  считывани  результатов анализа функции Ц(.(л;) на регистраторы или последующие блоки измерительно-вычислительного комплекса.

Следовательно, вьшолнение этапов обучени  и оценивани  позвол ет  е только с высокой оперативностью иск. лючить погрешности возможной корре- лированности входных отсчетов (как в прототипе), но и одновременно обеспечить адаптацию к диапазону амплитуд с распределением кодов в цифровой блок 6 пам ти при помощи цифровых элементов-распределени  кодов и формировани  микрокоманд Квантование Считьшание, Суммирование, За

пись . При этом максимально зффектив- 2о выходом блока вычитани , выход перио используетс , информаци , полученна  на этапе обучени .

Claims (2)

1. Адаптивный статистический анализатор , содержащий генератор импульсов , выход которого подключен к информационному входу управл емого делител  частоты, счетчик выборок, выход которого подключен к первому входу первого элемента И, выход которого  вл етс  выходом окончани  оценки распределени  анализатора, аналого-цифровой преобразователь, выход которого подключен к информационному входу первого блока определени  размаха и к адресному входу блока пам ти, информационный вход которого соединен с выходом суммирующего счетчика, информационный вход которого подключен к выходу блока пам ти и  вл етс  информационным выходом анализатора, выход размаха первого блока определени  размаха соединен с входо делитед  блока деле ни , вход делимого которого подключен к выходу размаха кода второго блока определени  размаха, выход блока делени  соединен с первым входом блока сравнени , второй вход которого  вл етс  входом задани  первого анализатора, отлич аю- щ и и с   тем, что, с целью повьгае- ни  точности оценки плотности распределени  веро тностей, в него введены два регистра микрокоманд, усреднитель , первый и второй триггеры, первый, второй и третий элементы И, с первого по п тый элементы ИЛИ, эле25

35

вого коммутатора подключен к информационному входу дискриминатора знака и к информационному входу аналого цифрового преобразовател , опорный вход которого соединен с выходом второго коммутатора, первый информационный вход которого  вл етс  вхо дом эталонного источника анализатора , первый и второй адресные вхо30 ДЫ первого коммутатора подключены соответственно к пр мому и инверсному выходам первого триггера, вход установки в О которого соединен с выходом второго элемента ИЛИ, первый вход которого объединен с входом установки в О второго триггера и  вл етс  пусковым входом анализатора , выход элемента задержки подключен к первому входу третьего эле4Q мента ИЛИ и к пр мому входу второго элемента И, выход которого соединен с входом записи первого регистра микрокоманд, тактовый вход которого подключен к выходу гене1Уатора им45 пульсов, инверсный вход второго элемента И объединен с первым адресным входом второго коммутатора, с первым входом третьего элемента И и сое динен с инверсным выходом второго

5Q триггера, пр мой выход которого подключен к второму адресному входу второго коммутатора, второй информационный вход которого соединен с выходом цифроаналоговorо преобразовател , тактовый вход аналого-цифрового преобразовател  подключен к выходу четвертого элемента ИЛИ,первый вход которого соединен с первым выходом первого регистра микрокоманд

55

мент задержки, блок выборки и запоминани , блок вычитани , первый и второй коммутаторы, дискриминатор знака, элемент 2И-ИЛИ, цифроаналоговый преобразователь , при этом выход первого элемента ИЛИ подключен к счетному входу счетчика выборок и к тактовому входу блока выборки и запоминани ,

информационный вход которого  вл етс  информационным входом анализатора , выход блока выборки и запоминани  соединен с входом уменьшаемого блока вычитани  и с входом усреднител ,- выход которого подключен к входу вычитаемого блока вычитани  и к первому информационному входу первого коммутатора, второй информационный вход которого соединен с

5

5

вого коммутатора подключен к информационному входу дискриминатора знака и к информационному входу аналого- цифрового преобразовател , опорный вход которого соединен с выходом второго коммутатора, первый информационный вход которого  вл етс  входом эталонного источника анализатора , первый и второй адресные вхо0 ДЫ первого коммутатора подключены соответственно к пр мому и инверсному выходам первого триггера, вход установки в О которого соединен с выходом второго элемента ИЛИ, первый вход которого объединен с входом установки в О второго триггера и  вл етс  пусковым входом анализатора , выход элемента задержки подключен к первому входу третьего элеQ мента ИЛИ и к пр мому входу второго элемента И, выход которого соединен с входом записи первого регистра микрокоманд, тактовый вход которого подключен к выходу гене1Уатора им5 пульсов, инверсный вход второго элемента И объединен с первым адресным входом второго коммутатора, с первым входом третьего элемента И и соединен с инверсным выходом второго

Q триггера, пр мой выход которого подключен к второму адресному входу второго коммутатора, второй информационный вход которого соединен с выходом цифроаналоговorо преобразовател , тактовый вход аналого-цифрового преобразовател  подключен к выходу четвертого элемента ИЛИ,первый вход которого соединен с первым выходом первого регистра микрокоманд.

5

второй выход которого подключен к входу установки в 1 первого триггера и к тактовому входу первого блока определени  размаха, выход максимсшьного кода которого соединен с первым входом элемента 2И-ИЛИ, выход которого подключен к входу циф- роаналогового преобразовател , вто-. рой вход элемента 2И-ИЛЙ соединен с положительным выходом дискриминатора знака, отрицательный выход которого соединен с третьим входом элемента 2И-ИЛИ, четвертый вход которого под

ключен к выходу минимального кода nep-ig чающийс  тем, что блок опревого блока определени  размаха, входы установки в О первого и второго блоков определени  размаха объединены и подключены к выходу Больше блока сравнени , тактовый вход которого соединен с выходом переполнени  счетчика выборок, второй вход четвертого элеме1|та ИЛИ подключен к третьему выходу первого регистра микрокоманд , четвертый выход которого соединен с вторым входом второго элемента ИЛИ и тактовым входом второго блока определени  размаха, информационный вход которого подключен к выходу аналого-цифрового преобразовател , выход первого элемента ИЛИ соединен с входом элемента задержки и с вторым входом третьего элемента И, выход которого подключен к тактовому входу дискриминатора знака, к первому входу п того элемента ИЛИ и входу записи второго регистра микрокоманд, тактовый вход которого соединен с выходом п того элемента ИЛИ, второй вход которого подключен к выходу генератора импульсов ,третий вход четвертого элемента ИЛИ соединен с первым выходом второго регистра микрокоманд , второй выход которого подключен к входу считывани  блока пам ти и тактовому входу суммирующего счетчика, счетный вход которого соединен с третьим выходом второго регистра микрокоманд, четвертый выход которого подключен к входу счи- тьшани  блока пам ти, п тый выход второго регистра микрокоманд соединен с входом установки в О суммирующего счетчика, выход Меньше или

20

25

30

35

40

45

50

делени  размаха содержит два элемента И, два регистра, два 3(лемента сравнени , два элемента ИЛИ и сумматор , выход которого  вл етс  выходом размаха кода блока, тактовыми входами которого  вл ютс  входы элементов сравнени , выход Меньше первого элемента сравнени  соединен с входом синхронизации первого регистра и с первыми входами первого элемента ИЛИ и первого элемента И, выход которого соединен с информационным входом первого регистра, выход которого соединен с первыми входами сумматора и первого элемента сравнени  и  вл етс  выходом максимального кода блока, входом установки в О которого  вл етс  первый вход второго элемента ИЛИ, вьпсод которого под- лючен к входам сброса регистров и сумматоров, выход второго регистра соединен с первь м входом второго элемента сравнени  и с вторым входом сумматора и  вл етс  выходом минимального кода блока, информационный вход .которого подключен к вторым информа- цио-нным входам первого и второго элементов сравнени  и к второму входу первого и первому входу второго элементов И, выход которого соединен с информационным входом второго регистра , выход Больше или равно втб- рого элемента сравнени  подключен к второму входу первого элемента ИЛИ, к входу синхронизации второго регистра и к второму входу второго элемента И, второй вход второго элемента ИЛИ  вл етс  входом пуска блока .

равно блока сравнени  подключен

к входу установки в 1 второго счетчика , инверсный выход которого соединен с вторым входом первого элемента И, выход управл емого делител  частоты соединен с первым входом первого элемента ИЛИ, второй вход которого  вл етс  входом пуска анализатора , пуска блока определени  размаха , выход Больше блока сравнени  подключен к тактовому входу управл емого делител  частоты.

2. Анализатор по п. 1,отли

5

0

5

0

5

0

делени  размаха содержит два элемента И, два регистра, два 3(лемента сравнени , два элемента ИЛИ и сумматор , выход которого  вл етс  выходом размаха кода блока, тактовыми входами которого  вл ютс  входы элементов сравнени , выход Меньше первого элемента сравнени  соединен с входом синхронизации первого регистра и с первыми входами первого элемента ИЛИ и первого элемента И, выход которого соединен с информационным входом первого регистра, выход которого соединен с первыми входами сумматора и первого элемента сравнени  и  вл етс  выходом максимального кода блока, входом установки в О которого  вл етс  первый вход второго элемента ИЛИ, вьпсод которого под- лючен к входам сброса регистров и сумматоров, выход второго регистра соединен с первь м входом второго элемента сравнени  и с вторым входом сумматора и  вл етс  выходом минимального кода блока, информационный вход .которого подключен к вторым информа- цио-нным входам первого и второго элементов сравнени  и к второму входу первого и первому входу второго элементов И, выход которого соединен с информационным входом второго регистра , выход Больше или равно втб- рого элемента сравнени  подключен к второму входу первого элемента ИЛИ, к входу синхронизации второго регистра и к второму входу второго элемента И, второй вход второго элемента ИЛИ  вл етс  входом пуска блока .

KM

«ж

min - us.S

fmxK