SU800927A2 - Адаптивный ранговый обнаружитель - Google Patents

Адаптивный ранговый обнаружитель Download PDF

Info

Publication number
SU800927A2
SU800927A2 SU792768258A SU2768258A SU800927A2 SU 800927 A2 SU800927 A2 SU 800927A2 SU 792768258 A SU792768258 A SU 792768258A SU 2768258 A SU2768258 A SU 2768258A SU 800927 A2 SU800927 A2 SU 800927A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
adder
detector
unit
Prior art date
Application number
SU792768258A
Other languages
English (en)
Inventor
Павел Сергеевич Акимов
Вячеслав Самсонович Ефремов
Виктор Алексеевич Одинцов
Original Assignee
Московское Ордена Ленина И Орденатрудового Красного Знамени Высшеетехническое Училище Им. H.Э.Баумана
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московское Ордена Ленина И Орденатрудового Красного Знамени Высшеетехническое Училище Им. H.Э.Баумана filed Critical Московское Ордена Ленина И Орденатрудового Красного Знамени Высшеетехническое Училище Им. H.Э.Баумана
Priority to SU792768258A priority Critical patent/SU800927A2/ru
Application granted granted Critical
Publication of SU800927A2 publication Critical patent/SU800927A2/ru

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)

Description

(54) АДАПТИВНЫЙ РАНГОВЫЙ ОБНАРУЖИТЕЛЬ
-оценка среднего
It, значени  ранга смеси сигнала с помехой в данном периоде наблюдени ;
-среднее значеЧп ние ранга за п периодов наблюдени .
еличина Z,
сравниваетс  с двум 
порогами/ установленными по заданным веро тност м ошибок по последовательному алгоритму 1.
Однако известное устройство  вл етс  малоэффективным из-за снижени  веро тности правильного обнаружени  за счет ошибок при статическом определении среднего значени  ранга
Цель изобретени  - повышение эффективности обнаружени . Указанна  цель достигаетс  тем, что в адаптивном ранговом обнаружителе, содержащем блок прин ти  решени  и последовательно включенные согласованный фильтр, основной детектор и многоотводную линию задержки, М выходов которой соединены с соответствующи-. ми М входами основного блока вычислени  рагна сигнала, (М+1)-й вход которого соединен с входом многоотводной линии задержки, дополнительный блок вычислени  ранга сигнала, генератор ожидаемого сигнала, сумматор , дополнительный детектор,блок вычислени  веро тности, перемножитель , блок вычитани  и рециркул ционный накопитель, при этом К выходов многоотводной линии задержки соединены с соответствующими М входами дополнительного блока вычислени  ранга сигнала, (М+1)-й вход которого через последовательно соединенные сумматор и дополнительный детектор подключен к выходу согласованного фильтра, выход дополнительного блока вычислени  ранга сигнала через блок вычислени  веро тности соединен с первым входом перемножител , выход которого соединен с блоком прин ти  решени , выход основного блока вычислени  ранга сигнала соединен с первым входом блока вычитани, второй вход которого соединен с вторым выходом блока вычислени  веро тКОС1К , выход блока вычитани  через, рециркул ционный накопитель соединен с вторым входом перемножител , а выход генератора ожидаемого сигнала соединен с вторым входом сумматора, блок вычислени  веро тности содержит последовательно включенные первый регистр сдвига,первый сумматор,блок делени  на К, первый блок вычитани , анализатор знака, первый ключ, первый элемент ИЛИ, второй блок вычитани , блок делени  на п, второй суматор , второй регистр сдвига, третий лок вычитани  и последовательно ключенные третий сумматор,, блок деени  на 2, второй ключ и второй элеент ИЛИ, второй вход которого соеинен с вторым выходом анализатора знака через третий ключ, при этом второй выход блока делени  на К соеинен с вторым входом первого ключа, выход которого соединен с входом ретьего сумматора, первый выход анализатора знака соединен с вторым входом второго ключа, выход третьего ключа соединен с вторым входом первого элемента ИЛИ, второй выход втоого регистра сдвига соединен с втоыми входами второго блока вычитани  второго сумматора, тактовые входы первого и второго регистров сдвига соединены между собой, а входом, первым и вторым выходами блока вычисле ни -веро тности  вл ютс , соответственно , вход первого регистра сдвига, выход третьего бЛока вычитани  и выход второго элемента ИЛИ.
На фиг.1 представлена структурна  электрическа  схема предлагаемого обнаружител ; на г.2 - структурна  электрическа  схема блока вычислени  веро тности.
Адаптивный ранговый обн ужитель (фиг.1) содержит блок 1 прин ти  решени , согласованный фильтр 2 , основной детектор 3, многоотводную линию 4 задержки, основной 5 и дополнительный 6 блоки вычислени  ранга сигнала , генератор 7 ожидаемого сигнала, сумматор 8, дополнительный детектор 9, блок 10 вычислени  веро тности, перемножитель 11, блок 12 вычитани  и рециркул ционный накопитель 13.
Блок 10 вычислени  веро тности (фиг.2) содержит первый регистр 14 сдвига, первый сумматор 15, блок 16 делени  на К, первый блок 17 вычитани , анализатор 18 знака, первый ключ 19, первый элемент 20 ИЛИ,второй блок 21 вычитани , блок 22 делени  на п, второй сумматор 23, второй регистр 24 сдвига, третий блок 25 вычитани , третий сумматор 26, блок 27 делени  на 2, второй ключ 28,второй элемент29 ИЛИ и третий ключ 30.
Адаптивный ранговый обнаружитель работает следующим образом.

Claims (1)

1. Авторское свидетельство СССР 566218, кл. G 01 S 7/30, 1977 (прототип).
SU792768258A 1979-04-28 1979-04-28 Адаптивный ранговый обнаружитель SU800927A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792768258A SU800927A2 (ru) 1979-04-28 1979-04-28 Адаптивный ранговый обнаружитель

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792768258A SU800927A2 (ru) 1979-04-28 1979-04-28 Адаптивный ранговый обнаружитель

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU566218A Addition SU111736A1 (ru) 1957-02-06 1957-02-06 Способ получени наносекундных импульсов

Publications (1)

Publication Number Publication Date
SU800927A2 true SU800927A2 (ru) 1981-01-30

Family

ID=20828583

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792768258A SU800927A2 (ru) 1979-04-28 1979-04-28 Адаптивный ранговый обнаружитель

Country Status (1)

Country Link
SU (1) SU800927A2 (ru)

Similar Documents

Publication Publication Date Title
SU800927A2 (ru) Адаптивный ранговый обнаружитель
RU75072U1 (ru) Устройство для вычисления тригонометрических функций
SU691848A1 (ru) Устройство дл вычислени корн п той степени
SU997034A1 (ru) Устройство дл вычислени квадратного корн из суммы квадратов двух чисел
SU922760A2 (ru) Цифровой функциональный преобразователь
SU541171A2 (ru) Двоичное устройство делени
SU607214A1 (ru) Устройство дл извлечени корн третьей степени из частного и произведени
SU553613A1 (ru) Арифметическое устройство
SU970380A1 (ru) Устройство дл вычислени элементарных функций
SU1129610A1 (ru) Устройство дл извлечени квадратного корн из суммы квадратов двух чисел
SU744595A1 (ru) Цифровой функциональный преобразователь
SU1076911A1 (ru) Устройство дл вычислени функции @ ( @ - @ )/( @ + @ )
SU557363A1 (ru) Устройство дл умножени на коэффициент
SU1732342A1 (ru) Устройство дл вычислени функций @ @ @ @ и @ @ @ @
SU1527642A1 (ru) Устройство дл вычислени скольз щего спектра
SU561184A1 (ru) Устройство дл вычислени корн четвертой степени
SU628491A1 (ru) Вычислитель функций синуса и косинуса
SU752347A1 (ru) Устройство дл вычислени коэффициентов обобщенных дискретных функций
SU591861A1 (ru) Функциональный преобразователь
SU1583935A1 (ru) Устройство дл умножени на коэффициент
SU1125619A1 (ru) Устройство дл определени ранга числа
SU934483A1 (ru) Устройство дл определени дисперсии
SU957207A1 (ru) Устройство дл вычислени функций @
SU635488A1 (ru) Устройство дл вычислени оптимальной структуры пороговых элементов
SU660048A1 (ru) Двоичный умножитель числа импульсов на 5