<p>Изобретение относится к радиотехнике и может использоваться в контрольно-измерительной аппаратуре связи и аппаратуре передачи данных.</p>
<p>Известно устройство для измерения 5 характеристик дискретного канала связи, содержащее первый регистр сдвига, соответствующие выходы кото-. рого подключены ко входам первого сумматора, выход которого подключен Ю к управляющему входу первого регистра сдвига и одному из входов первого элемента сравнения, другой вход которого соединен со входом второго ре-, гистра сдвига, на который подан (5 входной сигнал, и выходы которого подключены к первым входам элементов совпадения, а соответствующие выходы' второго регистра сдвига подключены через второй сумматор к одному из 20 входов второго элемента сравнение) выход которого через первый инвертор подключен ко входу "Сброс" двоичного счетчика, и дешифратор £1].</p>
<p>25</p>
<p>. Однако известное устройство не обеспечивает высокой точности измерений.</p>
<p>Цель изобретения - повышение точности измерений. 30</p>
<p>2</p>
<p>Для этого в устройство для измерения характеристик дискретного канала связи, содержащее первый регистр сдвига, соответствующие выходы которого подключены ко входам первого сумматора, выход которого подключен; ' к управляющему входу первого регистгра сдвига и одному из входов первого элемента сравнения, другой вход которого соединен со входом второго регистра сдвига, на который подан входной сиРнал, и выходы которого подклю-. чены к первым входам элементов совпадения, а соответствующие выходы второго регистра сдвига подключены через второй сумматор к одному из ВХОДОВ второго элемента сравнения, выход которого через первый инвертор подключен ко входу "Сброс" двоичного счетчика, и дешифратор, введен второй инвертор, при этом выход первого элемента сравнения подключен к счетному входу двоичного счетчика, выход которого подключен ко вторым входам Элементов совпадения, выход каждого из которых подключен к соответствующему разрядному входу первого регистра сдвига, вход "Установки первого разряда" которого соединен с выходом дешифратора, входы которого</p>
<p>760463</p>
<p>'соединены с выходами первого регистра сдвига,, а другой вход первого элемента сравнения соединен с другим входом второго элемента сравнения.</p>
<p>На чертеже приведена структурная электрическая схема устройства для измерения характеристик дискретного канала связи.</p>
<p>Устройство для измерения характеристик дискретного канала связи содержит первый элемент 1 сравнения, второй элемент 2 сравнения, второй регистр 3 сдвига, первый регистр 4 сдвига, первый сумматор 5, дешифратор 6, .второй инвертор 7, двоичный счетчик 8, первый инвертор 9, второй сумматор 10,'элементы 11-15 совпадения?</p>
<p>Устройство работает следующим образом.</p>
<p>Двоичная последовательность из дискретного канала поступает на вход первого элемента 1 сравнения, где сравнивается с эталонной последовательностью, вырабатываемой первым регистром 4 сдвига с первым, сумматором</p>
<p>•5 в цепи обратной связи, поступающей на второй вход первого элемента Г сравнения, с выхода'которого выявленные ошибочные символы через второй инвертор 7 поступают на счётный вход! двоичного счетчика 8, а также выходят из устройства для регистрации.</p>
<p>С целью повышения’ достоверности измерения характеристик дискретного, канала необходимо исключить такое</p>
<p><sup>:</sup> состояние первого регистра 4 сдвига, когда все разряды его равны 0, так как в этом случае первый регистр 4 сдвига не вырабатывает последовательность и, следовательно, устройство будет выдавать неверные измерения. Вероятность такого события Р = (2)<sup>_ГП<sub></sup>Л </sub>уде го - число разрядов первого регистра ‘4“сдвига.</p>
<p>Поэтому выходы разрядов регистра 4 сдвига подключены к входам дешифратора 6, который реагирует на запрещенное состояние первого регистра /4 сдвига и устанавливает первый раэ'ряд его в единицу.. ·</p>
<p>Автоматическое устранение различий в фазе по циклу между поступающей из канала двоичной последовательностью И последовательностью, вырабатываемой первым регистром 4 сдвига, проис~ ходит следующим образом.'</p>
<p>. Это различие по фазе^возйикает ли·бо в начале работы, либо* при случай-’ ном сбое фазы в приемнике. В этом : случае с выхода первого элемента 1 сравнения черезвторойинверторΊ бук дет выходить последовательность им- . / пульсов, которая поступает на счет- : ный вход двоичного счетчика 8 я подсчитывается им. Одновременнодвоичная последовательность из дискретного канала поступает на вход второго регистра 3 сдвига со вторым сумматором ' 10 в цепи обратной связи, выход ко(0</p>
<p>15</p>
<p>20</p>
<p>25</p>
<p>30</p>
<p>35</p>
<p>40</p>
<p>45</p>
<p>50</p>
<p>55</p>
<p>60</p>
<p>торого подключен к‘входу второго элемента 2 сравнения, и на второй вход второго элемента 2 сравнения.</p>
<p>Со второго элемента 2 сравнения через первый инвертор 9 будет выходить последовательность импульсов, устанавливающих двоичный счетчик 8 в нулевое состояние до тех пор, пока из дискретного канала не придёт т неискаженных двоичных символов (т дйина как первого, так и второго регистров сдвига).</p>
<p>После прихода около (т+2п) неискажённых символов из дискретного канала (п - емкость двоичного счетчика 8) сигнал с,выхода двоичного счетчика 8 поступит На входы с элементов 1115 совпадения и перепишет содержимое разрядов второго регистра 3 сдвига в первый регйстр 4 сдвига и тем самым сфазирует эталонную последовательность . .· . :</p>
<p>В процессе работы ошибочные символы, приходящие из дискретного канала, вызывают импульсы на выходах первого и второго элементов 1 и 2 сравнения, в то время как сбой фазирования вызовет импульсы на выходе лишь первого элемента 1 сравнения. Таким образом сбой фазирования устраняется в течение ~ (т+2п) тактовых импульса (при условии, что они пришли неискаженными). \</p>
<p>Для измерения характеристик из настоящего устройства выдаются выяв-ленные ошибочные символы с выхода первого элемента 1 сравнения через второй инвертор 7 и моменты восстановления сбоя фазы с выхода двоичного счетчика 8. . '</p>
<p>Сдвиг первого й Второго регистров 4, 3 сдвига осуществляется тактовыми импульсами, поступающими из дискретного канала.</p>
<p>Введение дешифратора нулевого состояния первого регистра 4 сдвига и сокращение Числа составляющих устройство элементов ю на 40% выгодно отличает предлагаемое устройство от указанного прототипа, так как это повышает достоверность измерений, увеличивает надежность устройства, уменьшает время автоматического устранения сбоя фазы йо циклу, что Увеличивает сферу применения устройства и снижает его стоимость.. .*·'.</p>
<p>Разработанное устройство в составе прибора регистрации потоков ошибок принято для серийного изготовления в ОКБ "Импульс" в 1978 г.</p><p> The invention relates to radio engineering and can be used in communication test equipment and data transmission equipment. </ p>
<p> It is known a device for measuring 5 characteristics of a discrete communication channel, containing the first shift register, whose outputs are. they are connected to the inputs of the first adder, the output of which is connected to the control input of the first shift register and one of the inputs of the first comparison element, the other input of which is connected to the input of the second register, the shift horn, to which the input signal is connected to the first inputs of the matching elements, and the corresponding outputs of the second shift register through the second adder to one of the 20 inputs of the second element comparison) whose output through the first inverter is connected to the input of " Reset " binary counter, and decoder £ 1]. </ p>
<p> 25 </ p>
<p> However, the known device does not provide high accuracy measurements. </ P>
<p> The purpose of the invention is to improve the accuracy of measurements. 30 </ p>
<p> 2 </ p>
<p> To do this, a device for measuring the characteristics of a discrete communication channel, containing the first shift register, the corresponding outputs of which are connected to the inputs of the first adder, the output of which is connected; 'to the control input of the first shift register and one of the inputs of the first comparison element, the other input of which is connected to the input of the second shift register, to which the input signal is fed, and the outputs of which are connected. are connected to the first inputs of the matching elements, and the corresponding outputs of the second shift register are connected via the second adder to one of the INPUTS of the second comparison element, the output of which is connected via the first inverter to the input of " Reset " the second counter is connected to the counting input of the binary counter, the output of which is connected to the second inputs of the Match Elements, the output of each of which is connected to the corresponding bit input of the first shift register, the input of " First discharge " which is connected to the output of the decoder, the inputs of which </ p>
<p> 760463 </ p>
<p> 'is connected to the outputs of the first shift register ,, and the other input of the first comparison element is connected to another input of the second comparison element. </ p>
<p> The drawing shows a block diagram of a device for measuring characteristics of a discrete communication channel. </ p>
<p> A device for measuring the characteristics of a discrete communication channel contains the first comparison element 1, the second comparison element 2, the second shift register 3, the first shift register 4, the first adder 5, the decoder 6, the second inverter 7, the binary counter 8, the first inverter 9 , second adder 10, 'elements 11-15 matches? </ p>
<p> The device works as follows. </ p>
<p> The binary sequence from the discrete channel is fed to the input of the first comparison element 1, where it is compared with the reference sequence generated by the first shift register 4 with the first adder </ p>
<p> • 5 in the feedback circuit fed to the second input of the first comparison element G, from which some erroneous symbols are detected through the second inverter 7 are fed to the counting input! binary counter 8, and also leave the device for registration. </ p>
<p> In order to increase the ’confidence in the measurement of the characteristics of a discrete channel, it is necessary to exclude such </ p>
<p> <sup>: </ sup> the state of the first shift register 4, when all its digits are 0, since in this case the first shift register 4 does not produce a sequence and, therefore, the device will produce incorrect measurements. The probability of such an event is P = (2) <sup> _HG <sub> </ sup> L </ sub> here — the number of digits of the first register ‘4“ shift. </ P>
<p> Therefore, the outputs of the bits of the register 4 shift are connected to the inputs of the decoder 6, which reacts to the forbidden state of the first register / 4 shift and sets the first rae'yad its unit .. · </ p>
<p> The automatic elimination of phase differences in a cycle between a binary sequence coming from a channel and a sequence generated by the first shift register 4 occurs ~ as follows. '</ p>
<p> This difference in phase arises at the start of work, or * in case of accidental phase failure at the receiver. In this case, from the output of the first comparison element 1, the second inverter will output the sequence im-. / pulses, which is fed to the counting: the input of the binary counter 8 i is calculated by it. Simultaneous binary sequence from the discrete channel is fed to the input of the second shift register 3 with the second adder '10 in the feedback circuit, output to (0 </ p>
<p> 15 </ p>
<p> 20 </ p>
<p> 25 </ p>
<p> 30 </ p>
<p> 35 </ p>
<p> 40 </ p>
<p> 45 </ p>
<p> 50 </ p>
<p> 55 </ p>
<p> 60 </ p>
<p> that is connected to the input of the second comparison element 2, and to the second input of the second comparison element 2. </ p>
<p> From the second comparison element 2, the first inverter 9 will output a sequence of pulses that set binary counter 8 to the zero state until the undistorted binary symbols come from the discrete channel (tons of both the first and second shift registers) . </ p>
<p> After arriving about (t + 2p) undistorted characters from the discrete channel (n is the capacity of binary counter 8), the signal c, the output of binary counter 8 will go to the inputs from elements 1115 of coincidence and overwrite the contents of the second register 3 shift to the first register 4 shift and thereby phases the reference sequence. . ·. : </ p>
<p> During operation, erroneous characters coming from a discrete channel cause pulses at the outputs of the first and second comparison elements 1 and 2, while a phasing failure will cause pulses at the output of only the first comparison element 1. Thus phasing failure is eliminated during ~ (t + 2p) clock pulse (provided that they came undistorted). \ </ p>
<p> To measure the characteristics of this device, identified erroneous characters are output from the output of the first comparison element 1 through the second inverter 7 and the moments of recovery of the phase failure from the output of the binary counter 8.. '</ p>
<p> The shift of the first and second registers 4, 3 of the shift is performed by the clock pulses coming from the discrete channel. </ p>
<p> Introducing the zero state decoder of the first register 4 shift and reducing the Number of device elements making up the device by 40% distinguishes the proposed device from the specified prototype, because it increases the accuracy of measurements, increases the device reliability, reduces the time for automatic elimination of the phase failure of the cycle, Increases the scope of the device and reduces its cost ... * · '. </ P>
<p> The developed device as part of the instrument for recording the flow of errors is accepted for serial production in the OKB. " Impulse " in 1978 </ p>