Claims (2)
Недостаток этого устройства состоит в больших аппаратурных затратах. Цель изобретени - сокращение аппаратурных затрат. Поставленна цель достигаетс тем что в устройство, содержащее счетчик , блок св зи с объектом, первые вход и выход которого вл ютс соот ветственно входом и выходом устройства , второй вход соединен через генератор тестов с первым выходом блока синхронизации, а второй выход с первым входом первой схемы сравне ни , вторым входом подключенной к выходу эталонного блока, введены сдвиговый регистр, втора схема сра нени , делитель частоты, шифратор, блок задани номера дес тка и эле мент И, причем первый вход сдвиговог регистра соединен с выходом первой схемы сравнени , группа выходов с группой индикаторных выходов устройства , а второй вход - с выходом элемента И и через делитель частоты со входом счетчика, выход которого подключен к первому входу второй схемы сравнени , вторым входом соединенной через шифратор с выходом блока задани номера дес тка, а выходом - с первым входом элемента И, второй вход которого и вход эталонного блока подключены соответ ственно ко второму и третьему выходам блока синхронизации. На чертеже представлена блок-схе ма устройства. Устройство содержит генератор 1 тестов, узел 2 св зи с объектом, эт лонный блок 3, первую схему 4 сравнени , сдвиговый регистр 5, блок 6 индикации, элемент И 7, делитель 8 частоты, счетчик 9, вторую схему 10 сравнени , шифратор 11, блок 12 задани номера дес тка и блок 13 си ронизации. Генератор 1 тестов предназначен дл выработки испытательных воздействий . Узел 2 св зи с объектом осуществл ет сопр жение устройства кон трол с последующим объектом (состоит из приемников информации и пер датчиков информации). Эталонный бло 3 предназначен дл выработки эталонных значений реакции. Перва схе ма 4 сравнени осуществл ет сравнение реакции объекта и эталонного зн чени 1)еакции. Сдвиговый регистр 5 предназначен дл записи в него N разр дного результата сравнени и последующего сдвига по кольцу этой информации. Блок 6 индикации предназначен дл индикации заданной части (например дес ти бит из М-разр дного результата сравнени , содержащегос в сдвиговом регистре). Счетчик 9 осуществл ет подсчет числа дес тков. Блок переключателей, реализованный на наборе тумблеров, предназначен дл установки номера дес тка N-разр дного результата. Блок I3 предназначен дл синхронизации работы блоков устройства и может быть реализован в виде микропрограммного ПЗУ. Устройство работает следующим образом . Генератор 1 по сигналу блока 13 вырабатывает тесты проверки, которые узел 2 подает на провер емый объект через первый выход узла 2. Реакци объекта на испытательное воздействие поступает через первый вход узла и далее на первый вход первой схемы 4 сравнени . Эталонный блок 3 вырабатывает значени реакций, соответствующие исправному проверенному объекту. Перва схема сравнени осуществл ет сравнение эталонного выходного сигнала с реакцией объекта , результат сравнени поступает в сдвиговый регистр 5, замкнутый в кольцо . информации в регист ре осуществл етс по синхроимпульсам , поступающим от блока 13 через элемент И 7. Делитель 8 аьщел ет каждый дес тый синхросигнал, по которому ведет счет счетчик 9, осуществл тем самым подсчет числа дес тков синхроимпульсов , т.е. числа сдвинутых дес тков разр дного результата сравнени . На блоке 12 устанавливаетс номер дес тка Ы-разр дного результата сравнени , который необходимо высветить на блоке 6 индикации. Шифратор 11 шифрирует это значение и втора схема 10 сравнени сравнивает заданный номер дес тка с номером содержащегос в индицируемой части сдвигового регистра 5 дес тка результата сравнени . При несовпадении этого номера с заданным из блока 13 на сдвиговый регистр 5 через элемент И 7 продолжают поступать синхросигналы, сдвига информацию в сдвигающем регистре 5. При совпадении сигнал с выхода схемы 10 сравнени блокирует дальней5 шее прохождение синхросигналов на элементен, тем самым прекращаетс сдвиг информации в сдвигающем ре гистре 5 и в индицируемых разр дах этого регистра оказываетс расположе тот дес ток разр дов выходного слова , номер которого установлен на блоке 12. Блок 6 индикации высвечивает необходимый дес ток разр док М-разр дного результата сравнени . Таким образом предлагаемое устрой ство имеет значительно меньший объем аппаратуры, причем увеличение разр дности выходных сообщений цифровых :объектов не приводит к увеличению об ема оборудовани устройства. Формула изобретени Устройство дл контрол цифровых объектов, содержащее счетчик, блок св зи с объектом, первые вход и выхо которого вл ютс соответственно входом и выходом устройства, второй вход соединен через генератор тестов с первым выходом блока синхронизации ,, а второй выход - с первым вхо дом первой схемы сравнени , вторым входом подключенной к выходу эта3 лонного блока, отличающеес тем, что, с целью сокращени аппаратурных затрат, в него введены сдвиговый регистр, втора схема сравнени , делитель частоты, шифратор блок задани номера дес тка и элемент И, причем первый вход сдвигового регистра соединен с выходом первой схемы сравнени , группа выходов с группой индикаторных выходов устройства, а второй вход - с выходом элемента И и через делитель частоты со входом счетчика, выход которого подключен к первому входу второй схемы сравнени , вторым входом соединенной через шифратор с выходом блока задани номера дес тка, а выхо,дом - с первым входом злемента И, второй вход которого и вход эталонного блока подключен соответственно ко второму и третьему выходам блока синхронизации. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР по за вке № 2687307, кл. G 06 F 11/04, 1978. The disadvantage of this device is large hardware costs. The purpose of the invention is to reduce hardware costs. The goal is achieved by the fact that, in the device containing the counter, the communication unit with the object, the first input and output of which are, respectively, the input and output of the device, the second input is connected via a test generator to the first output of the synchronization unit, and the second output to the first input a comparison register, a second input connected to the output of the reference block, entered a shift register, a second time circuit, a frequency divider, an encoder, a block for setting the number of ten and an element AND, the first input of the shift register being connected to the output the house of the first comparison circuit, a group of outputs with a group of indicator outputs of the device, and the second input - with the output of the AND element and a frequency divider with the counter input, the output of which is connected to the first input of the second comparison circuit, the second input connected through the encoder with the output of the job number decad and the output with the first input of the element I, the second input of which and the input of the reference block are connected respectively to the second and third outputs of the synchronization block. The drawing shows a block diagram of the device. The device comprises a test generator 1, a communication unit 2 with an object, this unit block 3, the first comparison circuit 4, the shift register 5, the indication block 6, element 7, the frequency divider 8, the counter 9, the second comparison circuit 10, the encoder 11, block 12 sets the number of ten and block 13 synchronization. The test generator 1 is designed to generate test influences. The communication unit 2 with the object interfaces the monitoring device with the subsequent object (consists of information receivers and information transducers). The reference unit 3 is designed to generate reaction reference values. The first comparison scheme 4 compares the reaction of the object and the reference value of the 1) reaction. The shift register 5 is designed to write into it the N bit comparison result and the subsequent ring shift of this information. The display unit 6 is intended to indicate a predetermined part (for example, ten bits from the M-bit comparison result contained in the shift register). Counter 9 counts the number of tens. A switch block implemented on a set of toggle switches is designed to set the number of tens of N-bit results. Block I3 is designed to synchronize the operation of the device blocks and can be implemented as a firmware ROM. The device works as follows. Generator 1, based on the signal of block 13, generates tests of verification that node 2 supplies to the object being checked through the first output of node 2. The object reacts to the test action through the first input of the node and then to the first input of the first comparison circuit 4. Reference block 3 generates reaction values corresponding to a valid, tested object. The first comparison circuit compares the reference output signal with the response of the object, the result of the comparison goes to the shift register 5, closed in a ring. information in the register is carried out on the sync pulses received from block 13 through the element 7. 7. Divisor 8 divisits every tenth sync signal counted by counter 9, thereby calculating the number of tens of sync pulses, i.e. the number of shifted tens of the comparison result. At block 12, the number of the TY-bit comparison result is set, which must be highlighted on display unit 6. The encoder 11 encodes this value and the second comparison circuit 10 compares the specified number of the decade with the number contained in the indicated part of the shift register 5 of the ten result of the comparison. If this number does not coincide with the preset from block 13 to the shift register 5, the sync signals continue through the element 7 and shift the information in the shift register 5. If the signal coincides, the output from the output of the comparison circuit 10 blocks the further synchronization of the sync signals to the element, thereby terminating the information shift in the shift register 5 and in the displayed bits of this register are located the ten current bits of the output word, the number of which is set on block 12. The display unit 6 highlights the required dec current The scope of the M-bit comparison result. Thus, the proposed device has a significantly smaller amount of equipment, while increasing the size of the output messages of digital: objects does not lead to an increase in the equipment's hardware. The invention The device for controlling digital objects, containing a counter, a communication unit with an object, the first inputs and outputs of which are respectively the input and output of the device, the second input is connected through a test generator to the first output of the synchronization unit, and the second output - to the first input The house of the first comparison circuit, the second input connected to the output of this 3-core block, is characterized in that, in order to reduce hardware costs, a shift register, a second comparison circuit, a frequency divider, an encoder, and a task block are entered into it the numbers of the ten and the element are And, the first input of the shift register is connected to the output of the first comparison circuit, a group of outputs with a group of indicator outputs of the device, and the second input - with the output of the element And and through a frequency divider with the input of the counter, the output of which is connected to the first input of the second comparison circuit, the second input connected through the encoder to the output of the block specifying the number ten, and the output, the house - with the first input of the element I, the second input of which and the input of the reference block are connected respectively to the second and third outputs b synchronization lock. Sources of information taken into account in the examination 1. USSR author's certificate in application No. 2687307, cl. G 06 F 11/04, 1978.
2.Авторское свидетельство СССР N5 656063, кл. G 06 F 11/06, 1977 ( прототип).2. USSR author's certificate N5 656063, cl. G 06 F 11/06, 1977 (prototype).