SU705360A1 - Digital central frequency meter - Google Patents
Digital central frequency meterInfo
- Publication number
- SU705360A1 SU705360A1 SU772436047A SU2436047A SU705360A1 SU 705360 A1 SU705360 A1 SU 705360A1 SU 772436047 A SU772436047 A SU 772436047A SU 2436047 A SU2436047 A SU 2436047A SU 705360 A1 SU705360 A1 SU 705360A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- input
- reversible counter
- inputs
- frequency divider
- Prior art date
Links
Description
(54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ СРЕДНЕЙ ЧАСТОТЫ(54) DIGITAL MEASURING MEDIUM FREQUENCY
t t
Изобретение касаетс измерительной техники и может быть использовано при регистрации случайных импульсных потоков, поступающих от детекторов ионизирующих излучений.The invention relates to measuring equipment and can be used to register random impulse streams from ionizing radiation detectors.
Известен измеритель средней частоты , построенныйпо принципу след щего частотомера, содержащий рёберсивный счетчик, преобразователь кс5да умножители, делитель частоты, логические элементы и блок управлени 1 .A medium frequency meter is known, built on the principle of a tracking frequency counter, containing a rib counter, a x5da multiplier converter, a frequency divider, logic elements, and a control unit 1.
Недостатком измерител вл етс значительна погрешность измерени при смене диапазона.The disadvantage of the meter is a significant measurement error when changing the range.
Известен другой цифровой измеритель средней частоты, который содержит дешифратор, делитель ч:астоты, реверсивный счетчик разделенный на две части, выходы w младших разр дов которого соединены с первыми . входами вентилей делител частоты, а выходы И старших разр дбв через дешифратор соединены со входами вентилей декадного умножител . Выход декадного умножител подключен ко входу делител частоты, соединенного своими выходами со вторыми входами делител частоты. Выход вентилей делител частоты соединен с первымAnother digital average frequency meter is known, which contains a decoder, a divider h: asthoty, a reversible counter divided into two parts, the outputs w of the lower-order bits of which are connected to the first. the inputs of the frequency divider gates, and the outputs of the higher-order dbv through the decoder are connected to the inputs of the gates of the ten-day multiplier. The output of the ten-day multiplier is connected to the input of a frequency divider connected by its outputs to the second inputs of a frequency divider. The output of the frequency divider valves is connected to the first
входом схемы совпадени , второй вход которой соединен с выходом вентилей декадного умножител , .а выход схемы совпадени подключен ко входу вычитание реверсивного счетчика 2,the input of the coincidence circuit, the second input of which is connected to the output of the decade multiplier valves, and the output of the coincidence circuit is connected to the input of the subtraction of the reversible counter 2,
В таком измерителе с автоматическим переключением диапазонов измерени . неудобство представлени измер емой величины св зано с тем, что In such a meter with automatic measurement range switching. the inconvenience of presenting the measured value is due to the fact that
0 в нем информаци выводитс в двоичной системе. Недостатком цифрового измерител вл етс также то, что при переходе измер емой величины с диапазона на диапазон происходит 0 it displays information in binary. The disadvantage of the digital meter is also the fact that when the measured value changes from a range to a range
5 флуктуаци показаний, относ щихс к Номеру диапазона измерени , из-за чего снижаетс точность измерений.5 fluctuation of readings related to the number of the measurement range, which reduces the measurement accuracy.
Цель изобретени - повышение точности при смейе диапазонов.The purpose of the invention is to improve the accuracy of the range of the laugh
00
Дл этого в цифровой измеритель средней частоты, содержащий дешифратор , соединенный черев последовательно присоединенные декадный умножитель и делитель частоты с одной из To do this, a digital average frequency meter containing a decoder connected through a series-connected decade multiplier and a frequency divider with one of
5 групп входов блока вентилей делител частоты, друга группа входов которого соединена с первыми выходами младших разр дов реверсивного счетчи . ка, элемент совпадений, один из входов которого соединен со входом деител частоты, другой - с выходом блока вентилей делител частоты, а выход - с входом реверсивного счетчика , второй выход реверсивного счетчика присоединен ко входу дешифратора , введены первый, второй и третий добавочные элементы совпадений, причем , входы первого и второго добавочных элементов совпадений соединены соответственно с выходами (ni-l) ИП1-ГО разр дов реверсивного счетчика , выходы первого и второго добавочных элементов совпадений и один из входов (rii-i)-ro разр да реверсивного счётчика соединены соотёетственно с входами третьего добавочного элементасовпадений , выход которого соединен со входом 9 (w-l)-ro разр да и одним из входов старших п разр дов реверсивного счетчика, второй вход которого соединен со рходом Im-го разр да реверсивного счетчика . ;. - .-. ; .5 groups of inputs of the frequency divider valve unit, another group of inputs of which is connected to the first outputs of the lower bits of the reversible counter. ka, the coincidence element, one of the inputs of which is connected to the input of the frequency switch, the other with the output of the valve block of the frequency divider, and the output with the input of the reversible counter, the second output of the reversible counter is connected to the input of the decoder, the first, second and third additional elements of the coincidence are entered , moreover, the inputs of the first and second additional elements of coincidence are connected respectively to the outputs (ni-l) IP1-GO of the bits of the reversible counter, the outputs of the first and second additional elements of coincidence, and one of the inputs (rii-i) -ro bit a reversible counter connected sootoetstvenno to the inputs of the third extension elementasovpadeny whose output is connected to the input 9 (w-l) -ro discharge and one of the inputs senior n bits down counter, a second input coupled with rhodom Im-th discharge down counter. ;. - .-. ; .
На чертеже представлена структурна . схема цифрового измерител средней ча;стоты, ;The drawing is structural. scheme of a digital meter of average frequency;;
Цифровой измеритель средней частоты с автоматическим переключением. . . диапазонов состоит, из дешифратора 1, делител частоты 2, блока 3 вентилей делител частоты,реверсивного.счетчика 4, декадного-умножител 5. Элемента совпадени б, Первого, второго и третьего добавочных.элементов совпадений 7, 8 и 9, ;Digital meter of the average frequency with automatic switching. . . ranges consists of a decoder 1, a frequency divider 2, a block 3 of a valve of a frequency divider, a reversible counter 4, a decade multiplier 5. Match element b, First, second and third additional match elements 7, 8 and 9,;
Устройство работает следующим рбразом . .The device works as follows. .
На вход А реверсивного счетчика 4, разделенного на две части кп и п . поступают входные .импульсы. Входные . импульсы пересчитываютс в m младших разр дах реверсивного счётчика 4. Старшие разр ды п преднйзначены дл измерений диапазона входной частоты . .Коды обеих частей vn и h реверсивного-счетчика 4 поступают соЬтВётствейно на входы блока вентилей делител частоты 3 и на дешифратор 1. Дешифра- тор i пра йлйётвёнтйл ми декадного умножител 5 таким образом, что импульсы опорной ча:стотй, Пр(5 од ;через вентили 5, поступают на йхоД де- ; лител частоты 2. Код делител частоты 2 поступает на другие входы блока вентилей делител частоты 3, где он сравниваетс с кодом реверсивного счетчика 4, а выходной сигнал с вентилей делител частоты 3 управл ет элементом совпадени б таким образом, что в установившемс режиме на вход вычитание (Выч.) реверсивного счет-, чика 4 поступают сигналы с частотой, равной коду реверсивного счетчика 4. При этом входна частота будет равна частоте обратной св зи (rial выходе элемента совпадени 6), Реверсивного счётЧйКа проПорцйойвлен измер емой частоте. При измененииTo the input And reversible counter 4, divided into two parts of the CP and p. input impulses are received. Input. the pulses are recalculated in m lower-order bits of the reversible counter 4. The higher bits n are meant for measuring the range of the input frequency. . The codes of both parts vn and h of the reversible counter 4 are sent in power to the inputs of the valve block of frequency divider 3 and to the decoder 1. The decoder i is right handled by the decade multiplier 5 in such a way that the pulses of the reference clock are: stoty, Pr (5 one; through gates 5, the frequency divider 2 is supplied to YHOD; frequency divider code 2 arrives at the other inputs of frequency divider valve block 3, where it is compared with reversible counter code 4, and the output signal from frequency divider gates 3 controls the coincidence element in a way that is fixed In the current mode, the input subtraction (Calc.) of the reversible counter, 4, receives signals with a frequency equal to the code of the reversible counter 4. In this case, the input frequency will be equal to the feedback frequency (rial output of the coincidence element 6), . When it changes
входной ч.cтoты на один диапазон импульсы переполнени (ьри увеличении частоты) или заема (при уменьшении частоты) поступают на h старших разр дов реверсивного счетчика, а, таким образом, код диапазонов измен етс на единицу в ту или другую сторону. Одновременно с этим сигнал переполнени подаетс на вход установки числа 1 разр да т реверсивного счетчика 4f что позвол ет формировать режим записи единицы в hi -ый разр д. Таким образом,после увеличени входной частоты и перехода ее в более старший диапазон в разр де реверсивного счетчика 4, сразу устанавливаетс число, соответствующее измер емой величине, а ни старших разр дах - код диапазона измерени . ....the input part of the frequency range for one range of overflow (increase in frequency) or borrowing (with decreasing frequency) is sent to the higher bits of the reversible counter, and thus the code of the ranges changes by one in one direction or the other. At the same time, the overflow signal is fed to the input of setting the number 1 of the discharge of the 4f reversible counter, which allows forming the recording mode of the unit to the hi-th bit. Thus, after increasing the input frequency and moving it to a higher range, the counter of the reversing counter 4, the number corresponding to the measured value is immediately set, and not the higher bits - the measurement range code. ....
При уменьшении входной частоть з.аемимпульса осуществл етс со .входа (lin-l)-ro разр да. При этом первый , второй и третий добавочные элементы совпадений 7, 8 и 9 вырабатывают сигналы кодах разр дов, соответствующих значений (m-1-OOOl и (vn- 0000) соответственно. Таким образом, при уменьшении входной частоты переход ее в более низкий диапазон производитс со сдвигом (гистерезисом ) на один дес тичный пор док . Такое построение измерител средней частоты позвол ет представить измеренную величину в дес тично системе исчислени , и устранить неопр деленность ее представлени на границах диапазонов измерени при изменении входной частоты.As the input frequency decreases, the z.impulse is made from the (lin-l) -ro input. At the same time, the first, second, and third additional elements of coincidence 7, 8, and 9 produce signals of the codes of bits, corresponding values (m-1-OOOl and (vn-0000), respectively. Thus, when the input frequency decreases, its transition to a lower range produced with a shift (hysteresis) by one decimal order. Such a construction of the average frequency meter allows you to present the measured value in the tenth numeral system, and eliminate the uncertainty of its representation at the boundaries of the measurement ranges when the input hour changes then you.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772436047A SU705360A1 (en) | 1977-01-03 | 1977-01-03 | Digital central frequency meter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772436047A SU705360A1 (en) | 1977-01-03 | 1977-01-03 | Digital central frequency meter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU705360A1 true SU705360A1 (en) | 1979-12-25 |
Family
ID=20689032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772436047A SU705360A1 (en) | 1977-01-03 | 1977-01-03 | Digital central frequency meter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU705360A1 (en) |
-
1977
- 1977-01-03 SU SU772436047A patent/SU705360A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU705360A1 (en) | Digital central frequency meter | |
SU762167A1 (en) | A-d converter | |
SU566195A1 (en) | Digital frequency meter | |
SU888123A1 (en) | Device for monitoring digital objects | |
SU1081437A2 (en) | Device for measuring temperature | |
SU871099A1 (en) | Digital phase meter | |
SU1742783A1 (en) | Digital meter of time interval ratio | |
SU799119A1 (en) | Discriminator of signal time position | |
SU1249578A1 (en) | Displaying device | |
SU1613998A1 (en) | Apparatus for measuring daily rate of time piece | |
SU901905A1 (en) | Speed ratio meter | |
SU737880A1 (en) | Digital meter of amplitude-modulated signal modulation depth | |
SU1429054A1 (en) | Meter of mean square value of voltage of single pulse of random shape and duration | |
SU1314435A1 (en) | Digital frequency multiplier | |
SU983566A1 (en) | Frequency digital measuring device | |
SU905871A1 (en) | Digital decimal meter of pulse mean frequency | |
SU1478333A1 (en) | Frequency transducer characteristic linearizer | |
SU894875A2 (en) | Device for changing pulse repetition frequency | |
SU1128263A1 (en) | Device for calculating boolean derivatives | |
SU1661664A1 (en) | Frequency ratio meter | |
SU960838A1 (en) | Function converter | |
SU917303A1 (en) | Digital controllable delay line | |
SU365829A1 (en) | VOLTAGE CONVERTER TO CODE | |
SU794604A1 (en) | Electronic time-piece | |
SU738150A1 (en) | Follow-up analogue-digital converter |