SU1251153A1 - Device for estimating adequacy of received information - Google Patents
Device for estimating adequacy of received information Download PDFInfo
- Publication number
- SU1251153A1 SU1251153A1 SU853857429A SU3857429A SU1251153A1 SU 1251153 A1 SU1251153 A1 SU 1251153A1 SU 853857429 A SU853857429 A SU 853857429A SU 3857429 A SU3857429 A SU 3857429A SU 1251153 A1 SU1251153 A1 SU 1251153A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- switch
- error rate
- decoders
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Complex Calculations (AREA)
Abstract
Изобретение может использоватьс в цифровых системах передачи информации. Использование изобретени повышает точность оценки коэффициента ошибок в процессе приема информации. В устройстве подсчитываетс количество обнаруженных ошибочных кодовых слов на заданном временном интервале. Результат умножаетс на число, учитывающее структуру используемого кода, характеризующего количество необнаруженных ошибочных кодовых слов. Считывание показаний коэффициента ощи- бок осуществл етс по двум индикаторам, один из которых показывает значение мантиссы , а другой - значение пор дка коэффициента ошибок. Устройство содержит декодеры, обнаруживающие ошибки, элемент ИЛИ, счетчик, умножитель, индикаторы , ключи, коммутатор, регистр и распределитель импульсов, выполненный на делител х частоты следовани импульсов. 1 ил. N3 СП С71 ООThe invention can be used in digital information transmission systems. The use of the invention improves the accuracy of the estimation of the error rate in the process of receiving information. The device counts the number of erroneous code words detected in a given time interval. The result is multiplied by a number that takes into account the structure of the code used, which characterizes the number of undetected erroneous code words. Readings of the error rate are carried out using two indicators, one of which shows the value of the mantissa, and the other the value of the order of the error rate. The device contains error decoders, an OR element, a counter, a multiplier, indicators, keys, a switch, a register and a pulse distributor, made on the pulse frequency dividers. 1 il. N3 SP C71 OO
Description
Изобретение относитс к контрольно- измерительной технике и может использоватьс в цифровых системах передачи информации .The invention relates to measuring and control technology and can be used in digital information transmission systems.
Целью изобретени вл етс повышение точности устройства.The aim of the invention is to improve the accuracy of the device.
На чертеже представлена функциональна схема устройства. Устройство содержит первый, второй декодеры 1 и 2, обнаруживающие ошибки, элемент ИЛИ 3, счетчик 4, умножитель 5, первый индикатор 6 пор дка, второй индикатор 7 мантиссы, ключи 8, коммутатор 9, регистр 10 и распределитель 11 импульсов, выполненный на делител х 12 частоты следовани импульсов.The drawing shows the functional diagram of the device. The device contains the first, second decoders 1 and 2, which detect errors, the element OR 3, the counter 4, the multiplier 5, the first indicator 6 is in order, the second indicator 7 is the mantissa, the keys 8, the switch 9, the register 10 and the distributor 11 pulses made to the divider x 12 pulse frequency.
Устройство работает следующим образом .The device works as follows.
На входы декодеров 1 и 2 поступают кодовые слова. Декодеры 1 и 2 служат дл обработки положительных и отрицательных символов соответственно и обнаружени запрещенных кодовых комбинаций (ошибок ) . В случае обнаружени запрещенных кодовых комбинаций на выходах декодеров 1 и 2 по вл ютс сигналы логической единицы. На синхровход устройства подаетс частота следовани кодовых слов дл синхронизации работы устройства. С выходов декодеров 1 и 2 сигналы поступают через элемент ИЛИ 3 на счетный вход счетчика 4, на управл ющий вход которого поступает сигнал с выхода коммутатора 9, который совместно с распределителем 11 импульсов задает временной интервал дл оценки коэффициента ошибок. Делители 12 дел т частоту следовани синхроимпульсов, поступающих на их входы. Коммутатор 9 в зависимости от двоичной кодовой комбинации , котора поступает на его управл ющие входы, подключает соответствующий информационный вход к своему выходу.The codewords are input to the inputs of decoders 1 and 2. Decoders 1 and 2 are used to process positive and negative symbols, respectively, and to detect forbidden code combinations (errors). In the case of detection of forbidden code combinations, signals of a logical unit appear at the outputs of decoders 1 and 2. The sync input of the device is supplied with the frequency of the code words to synchronize the operation of the device. From the outputs of decoders 1 and 2, the signals go through the element OR 3 to the counting input of counter 4, the control input of which receives a signal from the output of the switch 9, which, together with the pulse distributor 11, sets the time interval for estimating the error rate. Divisors 12 share the frequency of the sync pulses arriving at their inputs. Switch 9, depending on the binary code combination that goes to its control inputs, connects the corresponding information input to its output.
При использовании делителей 12 с коэффициентами делени , равными дес ти, индикатор 6 показывает пор док коэффициента ошибок в дес тичной системе счислени . Счетчик 4 подсчитывает число обнаруженных ошибочных кодовых слов в течение заданного временного интервала. С помощью ключей 8 набираетс значение параметра, характеризующего структуру используемого кода. Замкнутый ключ 8 соответствует по влению логического нул в соответствующем разр де, а разомкнутый - единицы. Значение параметра запоминаетс в регистре 10. Умножитель 5 в конце каждого временного интервала перемножает числа.When using dividers 12 with division factors equal to ten, indicator 6 shows the order of the error rate in the decimal number system. Counter 4 counts the number of erroneous code words detected during a specified time interval. Using keys 8, the value of the parameter characterizing the structure of the code used is recruited. The closed key 8 corresponds to the appearance of a logical zero in the corresponding bit, and the open key corresponds to units. The parameter value is stored in register 10. A multiplier 5 at the end of each time interval multiplies the numbers.
записанные в счетчике 4 и регистре 10. Результат перемножени поступает на индикатор 7 мантиссы.recorded in counter 4 and register 10. The result of the multiplication is fed to the indicator 7 of the mantissa.
Таким образом, в устройстве подсчитываетс количество обнаруженных ошибочных кодовых слов на заданном интервале времени. Результат умножаетс на число, учитывающее структуру используемого кода и характеризующее количество необнаруженных ошибочных кодовых слов. Считывание показаний коэффициента ошибок осуществл етс по двум индикаторам, один из которых показывает значение мантиссы, а другой - значение пор дка коэффициента ошибок. Использование предложенного устройства повышает точность оценки коэффициента ошибок в процессе приема информации .Thus, the device counts the number of erroneous code words detected in a given time interval. The result is multiplied by a number that takes into account the structure of the code used and characterizes the number of undetected erroneous code words. The reading of the error rate readings is carried out by two indicators, one of which shows the value of the mantissa, and the other the value of the order of the error rate. The use of the proposed device improves the accuracy of the estimation of the error rate in the process of receiving information.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853857429A SU1251153A1 (en) | 1985-02-19 | 1985-02-19 | Device for estimating adequacy of received information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853857429A SU1251153A1 (en) | 1985-02-19 | 1985-02-19 | Device for estimating adequacy of received information |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1251153A1 true SU1251153A1 (en) | 1986-08-15 |
Family
ID=21163492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853857429A SU1251153A1 (en) | 1985-02-19 | 1985-02-19 | Device for estimating adequacy of received information |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1251153A1 (en) |
-
1985
- 1985-02-19 SU SU853857429A patent/SU1251153A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1065819, кл. G 08 С 25/00, 1981. Авторское свидетельство СССР № 1104574, кл. G 08 С 25/00, О 06 F 11/00, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2992384A (en) | Frequency counter | |
US4234953A (en) | Error density detector | |
SU1251153A1 (en) | Device for estimating adequacy of received information | |
CA1074920A (en) | Detection of errors in digital signals | |
SU799119A1 (en) | Discriminator of signal time position | |
SU1282336A1 (en) | Converter of delta modulated signal to pulse-code modulated signal | |
SU944123A1 (en) | Device for measuring error coefficient | |
SU1290304A1 (en) | Multiplying device | |
SU959289A1 (en) | Apparatus for detecting digital signal errors in monitored codes | |
SU896781A1 (en) | Synchronization device | |
SU1051541A1 (en) | Device for detecting and localizing errors when transmitting information | |
SU1418690A1 (en) | Data input device | |
SU1059559A1 (en) | Device for implementing input of information from discrete-type transduers | |
SU760463A1 (en) | Device for measuring discrete signal characteristics of discrete communication channel | |
SU1160569A1 (en) | Logical analyzer | |
SU1485307A2 (en) | Unit for monitoring synchronism of reproduced signals | |
SU1471310A2 (en) | Backed-up frequency divider | |
SU1115074A1 (en) | Device for detecting and recording information | |
SU1487020A1 (en) | Unit for synchronization of computer system | |
SU1485149A1 (en) | Digital phasometer | |
SU913325A1 (en) | Digital meter of digital magnetic recording time intervals | |
SU866749A1 (en) | Circular counter with device for detesting errors | |
SU1633494A1 (en) | Decoder for phase-shift code | |
SU1290191A1 (en) | Frequency meter | |
SU822298A1 (en) | Device for monitoring fixed storage unit |