SU1083391A1 - Receiver of synchronizing recurrent sequence - Google Patents

Receiver of synchronizing recurrent sequence Download PDF

Info

Publication number
SU1083391A1
SU1083391A1 SU823387059A SU3387059A SU1083391A1 SU 1083391 A1 SU1083391 A1 SU 1083391A1 SU 823387059 A SU823387059 A SU 823387059A SU 3387059 A SU3387059 A SU 3387059A SU 1083391 A1 SU1083391 A1 SU 1083391A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
sequence
recurrent
generator polynomial
Prior art date
Application number
SU823387059A
Other languages
Russian (ru)
Inventor
Юрий Михайлович Брауде-Золотарев
Александр Николаевич Гацков
Original Assignee
Предприятие П/Я А-7306
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7306 filed Critical Предприятие П/Я А-7306
Priority to SU823387059A priority Critical patent/SU1083391A1/en
Application granted granted Critical
Publication of SU1083391A1 publication Critical patent/SU1083391A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

ПРИЕМНИК СИНХРОНИЗИРУЮЩЕЙ РЕКУРРЕНТНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ, содержащий последовательно соединенные умножитель на генераторный полином, блок установки, выход которого подсоединен к установочному входу делител  на генераторный полином, a также регистр сдвига, отличающийс  тем, что, с целью уменьшени  времени вхождени  в синхронизм в него введены последовательно соединенные формирователь синхронных рекуррентных последовательностей, пороговый обнаружитель и формирова- . тель рекуррентной последовательности, второй вход которого подключен к выхо. ду делител  на генераторный полином, информационный вход которого подключен к второму выходу умножител  на генераторный полином, вход которого подключен к выходу порогового обнару. жител , a выход регистра сдвига подсоединен к входу формировател  синхронных рекуррентных последоваI тельностей, при этом вход регистра сдвига и выход формировател  рекур (Л рентной последовательности  вл ютс  с соответственно входом и выходом приемника синхррниэирукмцей рекуррентной последовательности.A SYNCHRONIZING RECURRENT SEQUENCE RECEIVER containing a series-connected multiplier on a generator polynomial, an installation unit whose output is connected to a divider setting input on a generator polynomial, as well as a shift register, which in order to reduce the time for entering the synchronism, sequential jumpers are entered into the sequence register, which are entered by successively shifted registers, which are sequenced by means of consecutive jumpers. synchronous recurrent sequences, the threshold detector and the formation of-. A recurrent sequence whose second input is connected to the output. doo divider on the generator polynomial, the information input of which is connected to the second output of the multiplier on the generator polynomial, the input of which is connected to the output of the threshold detection. The dummy, a shift register output is connected to the input of the synchronous recurrent sequence generator, while the shift register input and the recurrent generator output (L of the rental sequence are respectively with the input and output of the receiver of the syncrni euruccinia of the recurrent sequence.

Description

X)X)

: l

99

ГR

Фuг.f „ .1 Изобретение относитс  к технике св зи и может использовано дл  синхронизации систем передачи данных информационный сигнал которых образован рекуррентными последовательнос т ми. Известен приемник синхронизирующей рекуррентной последовательности содержащий последовательно соединен ные блок умножени  на генераторный полином, блок делени  на генераторньШ полином и блок мажоритарной обработки С1 3. Недостатком данного приемника  в .л етс  большое врем  вхождени  в синхронизм. . Наиболее близким к предлагаемому  вл етс  йриемник синхронизирукщей рекуррентной последовательности, со держащий последовательно соединенные умножитель на генераторный полином, блок установки, выход которого подсоединен , к установочному входу делител  на генераторный полином, а также регистр сдвига, вход которого объединен с входом инвертора, выход которого подсоединен к объединенным входам первого и второго блоков обнаружени  ошибок, выходы которых подсоединены соответственно к дополнительным входам блока установки и входам элемента ИЛИ, выход которого подсоединен к дополнительному входу делител  на генераторный полином, второй дополнительный вход которого объединен с соответствующими входами первого и второго блоков обнаружени ошибок, а выход делител  на генераторный полином подсоединен к входу блока мажоритарной обработки С. Недостаток известного приемника большое врем  вхождени  в синхронизм Цель изобретени  - уменьшение вр мени вхождени  в синхронизм. Дл  достижени  указанной цели в приемник синхронизирукнцей рекуррент ной последовательности, содержащий последовательно соединенные умножитель на генераторный полином, блок установки, выход которого подсоединен к установочному входу делител  на генераторный полином, а также регистр сдвига, введены последовательно соединенные формирователь си хронных рекуррентных последовательностей , пороговый обнаружитель и фо мирователь рекуррентной последовательности , второй вход которого подключен к выходу делител  на ге1 нераторный полином, .-информационный вход которого подключен к второму выходу умножител  на генераторный полином, вход которого подключен к выходу порогового обнаружител , а выход регистра сдвига подсоединен к входу формировател  синхронных рекуррентных последовательностей, при этом вход регистра сдвига и выход формировател  рекуррентной последовательности  вл ютс  соответственно входом и выходом приемника синхронизирующей рекуррентной последовательности . На фиг. 1-2 изображены структурные электрические схемы приемника синхронизируиицей рекуррентной последовательности и регистра сдвига, формировател  синхронных рекуррентных последовательностей и порогового обнаружител  соответственно. Приемник синхронизирующей рекуррентной последовательности срдержит умножитель 1 на генераторный полином , делитель 2 на генераторный полином , блок 3 установки, регистр 4 сдвига, формирователь 5 синхронных рекуррентных последовательностей, пороговый обнаружитель 6, формирователь 7 рекуррентной последовательности . Формирователь 5 синхронных рекурретных последовательностей содержит полусумматоры 8-14, пороговый обнаружитель 6 - сумматор 15 и блок 16 сравнени . Приемник работает следующим образом. На вход регистра А сдвига (фиг.1) поступает входна  рекурретна  последовательность , котора  вследствие помех в канале св зи может содержать ошибочные символы. Символы рекуррентой последовательности с соответствующей задержкой поступают на выходы регистра 4 сдвига, к которым под-, соединены входы полусумматоров 8 -14, составл ющих формирователь 5 синхронных рекуррентных последовательностей (фиг. 2). На выходах полусумматоров 8-14 формируютс  синхронные рекуррентные последовательности, в которых ошибки (о1оибочные символы) сдвинуты во времени соответственно сдвигам отводов регистра 4 сдвига. Вследствие этого в пороговом обнаружителе 6, состо щем из последовательно соединенных сумматора 15 и блока 16 сравнени , образуетс  рекурре 1тна  последовательность , в которой продолжительность безошибочных интервалов значительно больша , чем у входной рекуррентной последовательности.The invention relates to a communication technique and can be used for synchronizing data transmission systems whose information signal is formed by recurrent sequences. A known receiver of a synchronizing recurrent sequence comprising a series-connected unit multiplying a generator polynomial, a division unit into a generator polynomial, and a majority processing unit C1 3. The disadvantage of this receiver is a large synchronization time. . The closest to the present invention is a synchronizing recurrent sequence iRecutor, containing a serially connected multiplier to the generator polynomial, an installation unit whose output is connected to the installation input of the divider to the generator polynomial, and a shift register whose input is combined with the input of the inverter whose output is connected to the combined inputs of the first and second error detection units, the outputs of which are connected respectively to the additional inputs of the installation unit and the inputs ele OR, whose output is connected to the auxiliary input of a divider to a generator polynomial, the second additional input of which is combined with the corresponding inputs of the first and second error detection units, and the output of the splitter to a generator polynomial is connected to the input of the majority processing unit C. A disadvantage of a known receiver is a long entry time synchronicity The purpose of the invention is to reduce the time to synchronization. To achieve this goal, a synchronous recurrent sequence receiver containing a series-connected multiplier on a generator polynomial, an installation unit whose output is connected to the installation input of a divider on a generator polynomial, as well as a shift register, are connected in series to the generator of synchronous recurrent sequences, the threshold detector and Former of the recurrent sequence, the second input of which is connected to the output of the divider on the generator polynom ohm, whose information input is connected to the second output of the multiplier on the generator polynomial, the input of which is connected to the output of the threshold detector, and the output of the shift register is connected to the input of the synchronous recurrent sequence generator, while the input of the shift register and the output of the recurrent sequence generator are respectively input and the output of the receiver synchronization recurrent sequence. FIG. 1-2 depicts the structural electrical circuits of the receiver by the synchronization of the recurrent sequence and the shift register, the generator of the synchronous recurrent sequences and the threshold detector, respectively. The receiver of the synchronizing recurrent sequence holds the multiplier 1 on the generator polynomial, the divider 2 on the generator polynomial, the setup block 3, the shift register 4, the shaper 5 synchronous recurrent sequences, the threshold detector 6, the shaper 7 of the recurrent sequence. Shaper 5 of synchronous recurring sequences contains half-adders 8-14, threshold detector 6 — adder 15, and block 16. The receiver works as follows. The input of the shift register A (Fig. 1) receives an input recurring sequence, which, due to interference in the communication channel, may contain erroneous characters. The symbols of the recurrent sequence with the corresponding delay arrive at the outputs of the shift register 4, to which the inputs of the half-adders 8-14, constituting the driver 5 of synchronous recurrent sequences (Fig. 2), are connected. At the outputs of half-adders 8-14, synchronous recurrent sequences are formed, in which the errors (one of the symbols) are shifted in time according to the offset of the offsets of the register 4 of the shift. As a result, a threshold sequence is formed in the threshold detector 6, consisting of series-connected adder 15 and comparison unit 16, in which the duration of error-free intervals is much longer than the input recurrent sequence.

В умножителе 1 безошибочные интервалы рекуррентной последовательности сокращаютс  на врем , равное макси-мальной степени генераторного полинома . При поступлении с выхода порогового обнаружител  6 на вход блока 3 установки рекуррентной последовательност;и с безошибочным интервалом, равным удвоенной максимальной степени генераторного полинома, на выходе блока 3 установки формируетс  сигнал сброса. Последний поступает на установочный вход делител  2, устанавлива  его в исходное состо ние и тем самым переводит приемник синхронизирующей рекуррентной последовательности в синхронный режим работы . На выходе делител  2 вьщел ютс  ошибки рекуррентной последовательности , формируемой пороговым обнаруителем 6. В формирователе 7, на кото рый поступает сигнаЛ с ошибками от порогового обнаружител  6, эти ошибки корректируютс , и на его выходе образуетс  свободна  от ошибок синхронизирунмца  рекуррентна  последовательность , синхронна  с входной рекуррентной последовательностью.In multiplier 1, the error-free intervals of the recurrent sequence are reduced by a time equal to the maximum degree of the generator polynomial. When a threshold detector 6 arrives at the input of the installation unit 3 of the recurrent sequence, and with an error-free interval equal to twice the maximum degree of the generator polynomial, a reset signal is generated at the output of the installation unit 3. The latter arrives at the installation input of the divider 2, sets it to the initial state and thereby puts the receiver of the synchronizing recurrent sequence into a synchronous mode of operation. At the output of divider 2, errors of the recurrent sequence formed by the threshold detector 6 are detected. In the former 7, which receives a signal with errors from the threshold detector 6, these errors are corrected, and at its output a recurrent sequence synchronous with the input one is formed recurrent sequence.

В предлагаемом приемнике по сравнению с известным обеспечиваетс  меньшее врем  вхождени  в синхронизм при высокой веро тности ошибки в канале св зи.In the proposed receiver, in comparison with the known one, there is less time for entering into synchronism with a high probability of an error in the communication channel.

Claims (1)

ПРИЕМНИК СИНХРОНИЗИРУЮЩЕЙ РЕКУРРЕНТНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ, содержащий последовательно соединенные умножитель на генераторный полином, блок установки, выход которого подсоединен к установочному входу делителя на генераторный полином, а также регистр сдвига, отличающийся тем, что, с целью умень шения времени вхождения в синхронизм в него введены последовательно соединенные формирователь синхронных рекуррентных последовательностей, пороговый обнаружитель и формирова- . тель рекуррентной последовательности, второй вход которого подключен к выхо. ду делителя на генераторный полином, информационный вход которого подключен к второму выходу умножителя на · генераторный полином, вход которого подключен к выходу порогового обнару. жителя, а выход регистра сдвига подсоединен к входу формирователя синхронных рекуррентных последовательностей, при этом вход регистра сдвига и выход формирователя рекуррентной последовательности являются соответственно входом и выходом приемника синхронизирующей рекуррентной последовательности.A SYNCHRONIZING RECURRENT SEQUENCE RECEIVER, comprising a series-connected multiplier to a generator polynomial, an installation unit whose output is connected to the installation input of a divider to a generator polynomial, and a shift register, characterized in that, in order to reduce the time of entering into synchronism, series-connected shaper of synchronous recurrence sequences, threshold detector and shaper-. a recurrent sequence whose second input is connected to an output. to a divider by a generator polynomial, the information input of which is connected to the second output of the multiplier by a · generator polynomial, whose input is connected to the output of the threshold detection. resident, and the output of the shift register is connected to the input of the shaper of synchronous recurrence sequences, while the input of the shift register and the output of the shaper of the recurrence sequence are the input and output of the receiver of the synchronizing recurrence sequence. >> л --1 1L --1 1
SU823387059A 1982-01-21 1982-01-21 Receiver of synchronizing recurrent sequence SU1083391A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823387059A SU1083391A1 (en) 1982-01-21 1982-01-21 Receiver of synchronizing recurrent sequence

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823387059A SU1083391A1 (en) 1982-01-21 1982-01-21 Receiver of synchronizing recurrent sequence

Publications (1)

Publication Number Publication Date
SU1083391A1 true SU1083391A1 (en) 1984-03-30

Family

ID=20994179

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823387059A SU1083391A1 (en) 1982-01-21 1982-01-21 Receiver of synchronizing recurrent sequence

Country Status (1)

Country Link
SU (1) SU1083391A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 262942, кл. Н 04 L 7/00, 1968. 2. Авторское свидетельство СССР №627597, кл. Н 04 L 7/04, 1976 (прототип) .. *

Similar Documents

Publication Publication Date Title
US4320511A (en) Method and device for conversion between a cyclic and a general code sequence by the use of dummy zero bit series
SU1083391A1 (en) Receiver of synchronizing recurrent sequence
US5764876A (en) Method and device for detecting a cyclic code
SU1062874A1 (en) Receiver of majority multiplexed signals
US4143354A (en) Detection of errors in digital signals
SU512591A1 (en) Recurrent clock error correcting device
SU809591A1 (en) Device for automatic measuring of discrete communication channel characteristics
RU2025050C1 (en) Receiver of majority-packed signals with check for parity
SU758549A2 (en) Device for discriminating recurrent synchrosignal
RU2115248C1 (en) Phase-starting device
JPS63116537A (en) Synchronization protecting circuit
SU1117848A1 (en) Binary cyclic code decoder
SU1099417A1 (en) Digital filter of telemetry signals
SU569042A1 (en) Telemntric system receiving device
SU1555892A1 (en) Device for synchronizing code sequence
SU928665A1 (en) Element-wise phasing device
SU1706051A1 (en) Device for reception of signals in differential phase-shift telegraphy
SU995361A2 (en) Phase starting recurrent signal analyzer
SU1327305A1 (en) Device for separating group signal
SU581588A1 (en) Device for synchronization of descrete multiposition signals
SU1396136A1 (en) Device for interfacing microcomputer with compact-cassette tape recorder
SU1156264A1 (en) Device for synchronizing m-sequence with inverse modulation
SU642862A1 (en) Cyclic timing arrangement
SU767994A1 (en) Device for detecting clock signal
RU1795556C (en) Decoder of balanced code