SU726532A1 - Three-channel majority redundancy device - Google Patents

Three-channel majority redundancy device Download PDF

Info

Publication number
SU726532A1
SU726532A1 SU782590294A SU2590294A SU726532A1 SU 726532 A1 SU726532 A1 SU 726532A1 SU 782590294 A SU782590294 A SU 782590294A SU 2590294 A SU2590294 A SU 2590294A SU 726532 A1 SU726532 A1 SU 726532A1
Authority
SU
USSR - Soviet Union
Prior art keywords
channel
input
elements
inputs
trigger
Prior art date
Application number
SU782590294A
Other languages
Russian (ru)
Inventor
Геннадий Михайлович Бадаев
Виктор Николаевич Горшков
Виталий Федорович Уханов
Original Assignee
Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны filed Critical Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны
Priority to SU782590294A priority Critical patent/SU726532A1/en
Application granted granted Critical
Publication of SU726532A1 publication Critical patent/SU726532A1/en

Links

Landscapes

  • Safety Devices In Control Systems (AREA)

Description

(54) ТРЕХКАНАЛЬНОЕ МАЖОРИТАРНО-РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО 7 нем со вторым входом первого элемента ИЛИ данного канала и со вторым входом второго элемента ИЛИ последующего кан Па.. На чертеже дана структурна  схема устройства, . Устройство содержит источники в.ход ных сигналов 1, первые триггеры 2, шину сброса в О 3, первые элементы И 4, шину синхронизации 5, вторые триггеры 6, вторые : элементы И 7, индикато рыотказов канала 8, первые элементы ИЛИ и НЕ 9 и 10 соответственно, вторыё элементы ИЛИ и НЕ 11 и 12 соответственно , мажоритарные элементы 13 и выходные шины 14, . Устройство работает следующим образом . Оно обеспечивает передачу в течение одного такта в каждом канале информационных и одного контрольного разр дов. На счетныйкход триггера 2 в каждом такте поступает от источника входных сигналов п +1 разр дов. При правильном приеме информации (исключа  ошибки, кратные двум) триггер 2 нахоЙйтс  в нулёвом: состб ййи,при наличии ошибок - в единичном состо нии. Допустим, что в первом канале в к-ом такте прин та искаженна  информаци . Триггер 2 данного канала взведетс  в единичное состо ние, а триггеры 2 двух оставшихс  каналов будут в нулевом состо нии. По синхроимпульсу 5 информаци  из триггеров 2 всех трех каналов перегшсьгваетс  в триггеры 6, а все триггеры 2 со сч:етнь1М входом сигналом 3 гахЬёни  устанавливаютс  в нулевое состо ние. ЭлементИ 7 первого канала открываетс . С его выхода едкничньШ сигнал в течение (кН-1)-го такта работы уст ройства удерживаетс - на втором входе первого элемента ИЛИ 9 первого канала и на втором входе второго элемента ИЛИ 11 второго канала. Передача инфор мации ведетс  топькопо третьему каналу . Таким образом, при отказе одного из трех з анапов веро тность безотказно работй системы за счет предлагаемоГ9 устрЬйства увеличиваетс  от величины Р (t) до величины p{t) . При of казе в к-ом такте двух кана ЛОБ, например первого и третьего, триг геры 2 сЬ счетным входом этих канало в конце такта работы устанавливаютс  единичное состо ние. Триггер 2 со счет ным входом второго канала остаетс  в нулевом состо нии. По синхроимпульсу 24 5 информаци  из триггеров 2 со- счетным входом перепишетс  в триггеры 6. По сигналу сброса триггеры 2 установ тс  в нулевое состо ние. Элемент И 7 третьего канала открываетс  и в течение (к+1)-го тшста единичный сигнал с его выхода поступает на второй вход первого элемента ИЛИ 9 третьего канала и на второй вход второго элемента ИЛИ первого канала. Передача информации в этом случае ведетс  только по второму каналу. Предлагаемое устройство сохран ет работоспособность при выходе одного из трех и двух из трех каналов, т.е. оборудование используетс  до конца. Веро тность безотказной работы устройства не ниже р(1) при выходе из стро  одного и двугх каналов ормула изобретени Трехканальное . мажоритарно- резервированное устройство, содержащее индикаторы отказов канала, мажоритарные элементы, подключенные через последовательно соединенные первый элемент ИЛИ, элемент НЕ, второй элемент ИЛИ и второй элемент НЕ к источникам вход-, ных сигналов, отл и ч ающеес   тем, что, с целью повьш1ени  надежности , оно содержит первые и вторые триггеры и первые и вторые элементы И, счетный вход первого триггера в каждом канале соединен с источником входных сигналов, нулевой вход - С шиной сброса в О , а выходы - с первыми входами первых элементов И, вторые входы которых соединены с шиной синхронизации , а вьЛоды - со входами второго триггера, един ичнь1й выход которого соединен с первым входом второго элемента И и ивдикатором отказов данного канала, а нулевой выход - со вторым входом второго элемента И последующего канала, выход второго элемента И соединен со вторым входом первого элемента ИЛИ данного канала и со вторым входом второго элемента ИЛИ последующего канала. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 335688, кл. Q 06 F 11/ОО, 197О. 2.Авторское свидетельство СССР № 364936, кл. Q 06 F 11/ОО, 1971 (прототип).(54) THREE-CHANNEL MAJOR-RESERVED DEVICE 7 with the second input of the first element OR of this channel and with the second input of the second element OR the subsequent Can Pa. The block diagram of the device,. The device contains the sources of input signals 1, the first triggers 2, the reset bus in O 3, the first elements AND 4, the synchronization bus 5, the second triggers 6, the second: elements AND 7, channel 8 indicative indicators, the first elements OR and NOT 9 and 10 respectively, the second elements are OR and NOT 11 and 12 respectively, the majority elements 13 and output tires 14,. The device works as follows. It provides transmission within one clock cycle in each channel of information and one control bits. On the counting trigger 2 in each clock cycle comes from the source of input signals n +1 bits. With the correct reception of information (excluding errors that are divisible by two), trigger 2 is in zero: sobtiy, in the presence of errors - in a single state. Suppose that in the first channel in the k-th cycle the received information is distorted. The flip-flop 2 of this channel is cocked to one state, and the flip-flops 2 of the two remaining channels will be in the zero state. On sync pulse 5, the information from the triggers 2 of all three channels is flooded into triggers 6, and all the triggers 2 with the midpoint: 3 input are set to the zero state by a 3 gahyon signal. Element 7 of the first channel opens. From its output, a signal is held for the (kN-1) th device operation cycle at the second input of the first element OR 9 of the first channel and at the second input of the second element OR 11 of the second channel. The transmission of information is conducted by the topkopo to the third channel. Thus, if one of the three faults fails, the probability of a system failsafe due to the proposed device 9 increases from the value of P (t) to the value of p (t). With kaz in the k-th cycle of the two channels of the LOB, for example, the first and third, triggers 2, the counting input of these channels at the end of the operation cycle is set to one. The trigger 2 with the counting input of the second channel remains in the zero state. According to the clock pulse 24 5, the information from the flip-flops 2 with the counted input will be overwritten into the flip-flops 6. By the reset signal, the flip-flops 2 are set to the zero state. Element AND 7 of the third channel opens and during (k + 1) -th TShA single signal from its output goes to the second input of the first element OR 9 of the third channel and to the second input of the second element OR of the first channel. Information transfer in this case is carried out only via the second channel. The proposed device maintains operability at the exit of one of three and two of the three channels, i.e. equipment is used to the end. The reliability of the failure-free operation of the device is not lower than p (1) when one and two channels exit from the system. Three-channel formula of the invention. the majority-redundant device containing the channel failure indicators, the majority elements connected via the first OR element connected in series, the NOT element, the second OR element, and the second element are NOT to the input signal sources, so that reliability, it contains the first and second triggers and the first and second elements And, the counting input of the first trigger in each channel is connected to the source of input signals, zero input - With a reset bus in O, and outputs - with the first inputs of the first element in And, the second inputs of which are connected to the synchronization bus, and the ports to the inputs of the second trigger, the single output of which is connected to the first input of the second element And and the fault indicator of this channel, and the zero output to the second input of the second element And the subsequent channel, output the second element And is connected to the second input of the first element OR of the channel and the second input of the second element OR the subsequent channel. Sources of information taken into account during the examination 1. USSR author's certificate number 335688, cl. Q 06 F 11 / OO, 197O. 2. USSR author's certificate number 364936, cl. Q 06 F 11 / OO, 1971 (prototype).

Claims (1)

Ф о р м ул а изобретенияClaim Трехканальное . мажоритарно- резервированное устройство, содержащее индикаторы отказов канала, мажоритарные элементы, подключенные через последовательно соединенные первый элемент ИЛИ, элемент НЕ, второй элемент ИЛИ и второй элемент НЕ к источникам вход-. ; ных сигналов, отл й ч ающеес я тем, что, с целью повышения надежности, оно содержит первые и вторые триггеры и первые и вторые элементы И, счетный вход первого триггера в каждом канале соединен с источником входных сигналов, нулевой вход - С шиной сброса в 'О', а выходы - с первыми входами первых элементов И, вторые входы которых соединены с шиной син' хронизации, а выходы - со входами второго триггера, единичный выход которого соединен с первым входом второго элемента И и индикатором отказов данного канала, а нулевой выход - со вторым входом второго элемента И последующего канала,’ выход второго элемента И соединен со вторым входом первого элемента ИЛИ данного канала и со вторым входом второго элемента ИЛИ последующего канала.Three channel. a majority-redundant device containing channel failure indicators, majority elements connected through a series-connected first OR element, an NOT element, a second OR element and a second NOT element to the input- sources. ; signals, characterized in that, in order to increase reliability, it contains the first and second triggers and the first and second elements And, the counting input of the first trigger in each channel is connected to the input signal source, the zero input - With a reset bus to 'O', and the outputs are with the first inputs of the first AND elements, the second inputs of which are connected to the synchronization bus, and the outputs are with the inputs of the second trigger, the single output of which is connected to the first input of the second AND element and the failure indicator of this channel, and zero exit - with the second entrance of the element and subsequent channels' output of the second AND gate connected to the second input of the first OR gate and the channel to the second input of second OR subsequent channel.
SU782590294A 1978-03-13 1978-03-13 Three-channel majority redundancy device SU726532A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782590294A SU726532A1 (en) 1978-03-13 1978-03-13 Three-channel majority redundancy device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782590294A SU726532A1 (en) 1978-03-13 1978-03-13 Three-channel majority redundancy device

Publications (1)

Publication Number Publication Date
SU726532A1 true SU726532A1 (en) 1980-04-05

Family

ID=20753492

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782590294A SU726532A1 (en) 1978-03-13 1978-03-13 Three-channel majority redundancy device

Country Status (1)

Country Link
SU (1) SU726532A1 (en)

Similar Documents

Publication Publication Date Title
GB1275446A (en) Data transmission apparatus
SU726532A1 (en) Three-channel majority redundancy device
GB1471984A (en) Apparatus for supervising operation of a multiplex system
SE439866B (en) DEVICE FOR MONITORING A HEAD CODE MODULATED DATA TRANSFER
SU696466A1 (en) Device for monitoring and correcting information
SU978356A1 (en) Redundancy counting device
SU813434A1 (en) Shift register testing device
JPS5455141A (en) Diagnosing shift circuit
SU930685A1 (en) Counting device
SU559401A1 (en) Device for determining loss of confidence in the transmission of digital information over a communication line
SU1509902A2 (en) Device for detecting errors in code transmission
SU657614A1 (en) Binary counter monitoring device
SU836803A1 (en) Device for preventing errors in received discrete information
SU409394A1 (en) DEVICE FOR VERIFICATION OF TRACK OF COMMUNICATION SYSTEM WITH PULSE CODE MODULATION
SU736370A1 (en) Converter-cyclic converter of time interval into digital code
SU944123A1 (en) Device for measuring error coefficient
SU966914A1 (en) Binary counter with error check
SU512591A1 (en) Recurrent clock error correcting device
SU1714811A1 (en) Binary code-to-time period converter
SU628626A1 (en) Analyzer of time mismatch of two pulse trains
SU906011A1 (en) Device for checking information transmission fidelity by quasiternary code
SU401006A1 (en) BINARY PULSE COUNTER
SU1160417A1 (en) Device for checking digital units
SU611244A1 (en) Information receiving/transmitting arrangement with error check
SU470810A1 (en) Device for detecting errors in the control equipment