SU559401A1 - Device for determining loss of confidence in the transmission of digital information over a communication line - Google Patents

Device for determining loss of confidence in the transmission of digital information over a communication line

Info

Publication number
SU559401A1
SU559401A1 SU2182294A SU2182294A SU559401A1 SU 559401 A1 SU559401 A1 SU 559401A1 SU 2182294 A SU2182294 A SU 2182294A SU 2182294 A SU2182294 A SU 2182294A SU 559401 A1 SU559401 A1 SU 559401A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
confidence
divider
transmission
communication line
Prior art date
Application number
SU2182294A
Other languages
Russian (ru)
Inventor
Владимир Маркович Минкин
Александр Борисович Углов
Original Assignee
Предприятие П/Я А-7306
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7306 filed Critical Предприятие П/Я А-7306
Priority to SU2182294A priority Critical patent/SU559401A1/en
Application granted granted Critical
Publication of SU559401A1 publication Critical patent/SU559401A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

1one

Изобретение относитс  к радиотехнике и может использоватьс  дл  измерени  потери достоверности.The invention relates to radio engineering and can be used to measure the loss of confidence.

Известно устройство, содержащее регистA device containing registers is known.

сдвига, первые выходы которого подключены первому Входу делител  частоты на три через последовательно соединенные первый полусумматор и второй полусумматор, соединенный со входом регистра сдвига l .shift, the first outputs of which are connected to the first input of the frequency divider by three through serially connected first half-adder and second half-adder connected to the input of the shift register l.

Однако известное устройство отличаетс  низкой точностью измерени .However, the known device is characterized by low measurement accuracy.

Цель изобретени  - повышение точности определени  потери достоверности.The purpose of the invention is to improve the accuracy of determining the loss of reliability.

Дл  этого в предлагаемое устройство вве даны делитель тактовой частоты на два, первый и второй элементы ИЛИ и инвертор, при этом вторые выходы регистра сдвига через последовательно соединенные первый элемент ИЛИ, делитель тактовой частоты на два подключены к первому входу второго элемента ИЛИ, к другому вхолу которого подключен выход первого элемента ИЛИ через последовательно соеаниешгт.к. .ер1чзр и делитель частоты на три.For this, the proposed device introduces a clock divider for two, the first and second OR elements and an inverter, while the second outputs of the shift register through the first element OR connected in series, the clock divider by two are connected to the first input of the second element OR, to another which is connected to the output of the first element OR through successively connecting .ep1 and frequency divider by three.

На чертеже дана структурна  электричека  схема устройства дл  определени  пот ри достоверности при передаче цифро1 ой информации по линии св зи.In the drawing, this is a structural electrical circuit diagram of a device for determining the loss of reliability in transmitting digital information over a communication link.

Устройство содер шт penicTp 1 сдвига, первые выходы которого подключены к пе{ вому входу делител  2 частоты на три чере;з последовательно соединенные первьгй полусумматор 3 и второй полусумматор 4, соединенный со входом регистра 1,делитель 5 тактовой частоты на два, первый и второй элек{онты ИЛИ 6s 7 и инвертор 8, при этом вторые Ьыходы регистра 1 через последовательно создипенные элек емтИЛИ 6 и делитель 5 подключены к первому входу второго элемента ИЛИ 7, к другому входу которого подключен выход первого элемента ИЛИ 6 через последовательно соединенные инвертор 8 и делитель 2.The device contains pieces of penicTp 1 shift, the first outputs of which are connected to the first {divider 2 input in three frequencies by three lines; the first half-adder 3 and the second half-adder 4 connected to the input of the register 1, the divider 5 clock frequency by two, first and second ON {6s 7 and inverter 8, while the second outputs of register 1 are connected via successively connected electrons 6 and divider 5 to the first input of the second element OR 7, to the other input of which the output of the first element OR 6 is connected Indenter inverter 8 and divider 2.

Устройство работает следующим образеIM.The device operates as followsIM.

Входном бинарный сигнал параллельно поступает на вход регистра J и на пход второго полусук маторп -1, тактовыо импульсы поступаю т параллельно на вхолы триггеров peniCTtui и на r-.xo/i дел пт-.ч  JThe input binary signal in parallel arrives at the input of the register J and at the passage of the second half-sound mathorp -1, clock pulses arrive in parallel to the hollows of the peniCTtui triggers and r-.xo / i del-Fri -.h J

ё. в наличи  во входном сигнале хот  бы одной единицы в течение п тактов , rae.fi-число триггеров регистра 1, делитель 5 будет обнулен выходным потен циалом первого элемента ИЛИ 6. При на личин входного сигнала сигнал ошибок поступает на вход второго элемента ИЛИ 7 с выхода делител  2. При отсутствии входного 1сигнала (при перерыве св зи) .все триггеры регистра 1 наход тс  в нулевом сос то нии, и изменивший свое логическое состо ние Выходной потенциал первого элемента ИЛИ 6 разрешает работу делител  5 и через инвертор 8 обнул ет делитель 2. В этом случае на выходе второго элемента ИЛИ 7 присутствует сигнал типа меандр с частотой в два раза меньше тактовой, который эквивалентен сигналу ошибок с веро тностью по влени ,равной 0,5.ё. in the presence of at least one unit in the input signal during the n cycles, rae.fi is the number of triggers of register 1, divisor 5 will be reset to the output potential of the first element OR 6. If the input signal is, the error signal goes to the input of the second element OR 7 s output divider 2. In the absence of an input 1-signal (when the connection is interrupted). all triggers of register 1 are in zero position and have changed their logical state. The output potential of the first element OR 6 enables the divider 5 to work and, through an inverter 8, zero divider 2. In this case In addition, at the output of the second element OR 7, there is a signal like a square wave with a frequency two times less than the clock one, which is equivalent to an error signal with a probability of 0.5.

Claims (1)

Формула изобретени Invention Formula Устройство дл  определени  потери достоверности при передаче цифровой информации по линии св зи, содержащее регистрAn apparatus for determining the loss of confidence in the transmission of digital information over a communication line, comprising a register сдвига, первые выходы которого подключены к первому входу делител  частоты на три через последовательно соединенные первый полусумматор и второй полусумматор, соединенный со входом регистра сдвига, отличающеес  тем, что, с целью повышени  точности определени  потери достоверности, введены делитель тактовой частоты на два, первый и второй элементы ИЛИ и инвертор, при этом вторые выходы регистра сдвига через последователно соединенные первый элемент ИЛИ, делитель тактовой частоты на два подключены к первому входу второго элемента ИЛИ, к другому входу которого подключен выход первого элемента ИЛИ через последовательно соединенные инвертор и делитель частоты на три.shift, the first outputs of which are connected to the first input of the frequency divider by three through serially connected first half-adder and second half-adder, connected to the input of the shift register, characterized in that, in order to improve the accuracy of determining the loss of reliability, the clock divider by two, first and the second OR elements and the inverter, while the second outputs of the shift register through the first OR element connected in series, the clock divider by two is connected to the first input of the second IL element And, to the other input of which the output of the first element OR is connected through a series-connected inverter and a frequency divider by three. Источники информации, прин тые во внимание при экспертизе:Sources of information taken into account in the examination: l.D.G-BiecmoniTi and Т. A-Gravesi Peeudo-RoTidoTn-be uence Binospv Dig-it QeTiepatofs o-nd Error Detectops Post Office Eeectnc Enp-. 3opTioie (QTi M4,p-245-249 (прототип)l.D.G-BiecmoniTi and T. A-Gravesi Peeudo-RoTidoTn-be uence Binospv Dig-it QeTiepatofs o-nd Error Detectops Post Office Eeectnc Enp-. 3opTioie (QTi M4, p-245-249 (prototype)
SU2182294A 1975-10-20 1975-10-20 Device for determining loss of confidence in the transmission of digital information over a communication line SU559401A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2182294A SU559401A1 (en) 1975-10-20 1975-10-20 Device for determining loss of confidence in the transmission of digital information over a communication line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2182294A SU559401A1 (en) 1975-10-20 1975-10-20 Device for determining loss of confidence in the transmission of digital information over a communication line

Publications (1)

Publication Number Publication Date
SU559401A1 true SU559401A1 (en) 1977-05-25

Family

ID=20634977

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2182294A SU559401A1 (en) 1975-10-20 1975-10-20 Device for determining loss of confidence in the transmission of digital information over a communication line

Country Status (1)

Country Link
SU (1) SU559401A1 (en)

Similar Documents

Publication Publication Date Title
SU559401A1 (en) Device for determining loss of confidence in the transmission of digital information over a communication line
US3947673A (en) Apparatus for comparing two binary signals
US3971994A (en) Frequency comparison circuit
US3919637A (en) Logic circuit fault detector
GB1520589A (en) Multi-frequency receiver circuits
SU860336A1 (en) Device for measuring distortion rate in data blocks of various length
SU410560A1 (en)
SU612184A1 (en) Digital phase meter
SU538335A1 (en) The device of the Vernier time interval measurement
SU1208609A2 (en) Analyzer of code sequences of pulses
SU736370A1 (en) Converter-cyclic converter of time interval into digital code
SU712808A1 (en) Time interval measuring device
SU1247773A1 (en) Device for measuring frequency
SU497533A1 (en) Device for eliminating spurious and checking for reliable zeros of a harmonic signal in the presence of narrowband noise
SU262168A1 (en) DEVICE FOR RECEPTION OF DIFFERENCE OF FREQUENCIES OF TWO SIGNALS
SU612195A2 (en) Pulse mean frequency meter
SU462295A1 (en) Device for measuring distortion of start-stop telegraph signals
SU488346A1 (en) A device for obtaining a differential frequency of two pulse sequences
SU513506A1 (en) Multi-input pulse counter
SU394772A1 (en) TIME SENSOR
SU907840A1 (en) Device for measuring error coefficient
SU1432516A1 (en) Apparatus for dividing frequencies of two pulse trains
US3581069A (en) Frequency to binary converter
SU547703A1 (en) Digital pulse frequency difference meter
SU416711A1 (en) DEVICE FOR DIVIDING VOLTAGES IN NUMBER-PULSE FORM