SU497533A1

SU497533A1 - Device for eliminating spurious and checking for reliable zeros of a harmonic signal in the presence of narrowband noise

Info

Publication number: SU497533A1
Application number: SU2019747A
Authority: SU
Inventors: Павел Давидович Столович
Original assignee: Украинский Филиал Научно-Исследовательского Института Измерительной Техники
Priority date: 1974-04-29
Filing date: 1974-04-29
Publication date: 1975-12-30

Description

перенос тс соответственно в регистры 4, 5, а затем с помощью блока 6 вычитани определ етс их разность Zi li-/i i. Полученное значение разности Zj через размножитель 1 поступает на пороговые схемы 8 и 9, где происходит сравнение Z, с значени ми заданных порогов Zi и Z2. Когда окажетс , что значение , на выходе пороговой схемы 9 вырабатываетс сигнал, указывающий на наличие во входном сигнале лишнего нул . Если же , то на выходе пороговой схемы 8 по витс сигнал, который указывает, что во входном сигнале пропал достоверный нуль. В том случае, когда , одновременно по вл ютс сигналы на выходе пороговых схем 8 и 9 и на выходе схемы 10 совпадени по вл етс сигнал, означающий, что провер емый нуль вл етс достоверным. По вление на выходе схем 8, 9, 10 одного из сигналов вызывает срабатывание блока 11 коммутации, выходной сигнал которого устанавливает в исходное состо ние измеритель 2 временного интервала и соответствующий ему регистр 4. Па этом заканчиваетс цикл проверки первого нул входного сигнала. В следующем цикле осуществл етс проверка второго нул сигнала. Дл этого используетс значение временного интервала li, зарегистрированное в предыдущем цикле в регистре 5. Очередное значение временного интервала /i+i определ етс измерителем 2 временного интервала, которое затем регистрируетс в регистре 4. После этого полученные значени /г и /i+i передаютс на блок 6 вычитани , где определ етс разность - /t. Значение разности Zi+i через размножитель 1 поступает на пороговые схемы 8, 9, сигналы на выходе которых указывают на ложность или достоверность провер емого нул . Затем выходным сигналом с блока 11 коммутации производитс установка в исходное состо ние измерител 3 временных интервалов и регистра 5. Дальнейща работа устройства осуществл етс в описанном выще пор дке.are transferred respectively to the registers 4, 5, and then using the block 6 subtraction is determined by their difference Zi li- / i i. The obtained value of the difference Zj through the multiplier 1 enters the threshold circuits 8 and 9, where Z is compared, with the values of the predetermined thresholds Zi and Z2. When the value is found, a signal is generated at the output of the threshold circuit 9, indicating that there is an extra zero in the input signal. If, then, at the output of the threshold circuit 8, there is a signal that indicates that a reliable zero has disappeared in the input signal. In the event that, at the same time, signals appear at the output of threshold circuits 8 and 9 and a signal appears at the output of coincidence circuit 10, it means that the zero checked is reliable. The appearance of one of the signals at the output of the circuits 8, 9, 10 triggers the switching unit 11, the output of which sets the time interval meter 2 and the corresponding register 4 to its initial state. Then the first zero input signal cycle ends. In the next cycle, the second zero signal is checked. For this, the value of the time interval li, recorded in the previous cycle in register 5, is used. to subtraction unit 6, where the difference - / t is determined. The value of the difference Zi + i through the multiplier 1 enters the threshold circuits 8, 9, the signals at the output of which indicate the falsity or reliability of the zero being tested. Then, the output signal from switching unit 11 sets the initial state of the meter 3 timeslots and the register 5. Further operation of the device is carried out in the described order.

Предмет изобретени Subject invention

Устройство дл исключени ложных и проверки достоверных нулей гармонического сигнала при наличии узкополосного шума, содержащее размножитель, выходы которого подключены соответственно к двум пороговым схемам, отличающеес тем, что, сA device for eliminating spurious and checking for reliable zeros of a harmonic signal in the presence of narrowband noise, comprising a multiplier, the outputs of which are connected respectively to two threshold circuits, characterized in that

целью повышени быстродействи , оно снабжено дополнительным размножителем, двум измерител ми временных интервалов, двум регистрами, блоком вычитани , схемой совпадени и блоком коммутации, причем выходыin order to improve speed, it is equipped with an additional multiplier, two time interval meters, two registers, a subtraction unit, a coincidence circuit, and a switching unit, with the outputs

дополнительного размножител подключены соответственно к первому входу двух измерителей временных интервалов, вторые входы второго измерител временного интервала соединены соответственно с первыми входамиAdditional breeder is connected respectively to the first input of two time interval meters, the second inputs of the second time interval meter are connected respectively to the first inputs

двух регистров, выходы двух измерителей временных интервалов присоединены соответственно к вторым входам двух регистров, выходы которых подключены к входам блока вычитани , выход которого соединен с входомtwo registers, the outputs of two time interval meters are connected respectively to the second inputs of two registers, the outputs of which are connected to the inputs of the subtraction unit, the output of which is connected to the input

размножител , первые выходы двух пороговых схем присоединены соответственно к первому и второму входу схемы сравнени , вторые выходы двух пороговых схем и выход схемы совпадени подключены соответственно кthe breeder, the first outputs of the two threshold circuits are connected respectively to the first and second inputs of the comparison circuit, the second outputs of the two threshold circuits and the output of the coincidence circuit are connected respectively to

первому, второму и третьему входам блока коммутации, первый и второй выходы которого присоединены соответственно к первому входу.the first, second and third inputs of the switching unit, the first and second outputs of which are connected respectively to the first input.

F8xF8x