SU746491A1 - Устройство дл сопр жени - Google Patents

Устройство дл сопр жени Download PDF

Info

Publication number
SU746491A1
SU746491A1 SU782603204A SU2603204A SU746491A1 SU 746491 A1 SU746491 A1 SU 746491A1 SU 782603204 A SU782603204 A SU 782603204A SU 2603204 A SU2603204 A SU 2603204A SU 746491 A1 SU746491 A1 SU 746491A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
output
node
interrupt
input
Prior art date
Application number
SU782603204A
Other languages
English (en)
Inventor
Илья Залманович Коминаров
Иван Иванович Мешечкин
Original Assignee
Организация П/Я Х-5263
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Организация П/Я Х-5263 filed Critical Организация П/Я Х-5263
Priority to SU782603204A priority Critical patent/SU746491A1/ru
Application granted granted Critical
Publication of SU746491A1 publication Critical patent/SU746491A1/ru

Links

Landscapes

  • Bus Control (AREA)
  • Multi Processors (AREA)

Description

1
Изрбретение относитс  к вычислительной технике, может быть исполь зовано в автоматизированных систе .мах управлени  дл  сопр жени  ЭВМ с объектами.
Известны устройства, осуществл ющие св зь ЭВМ с объектами i и содержащие индикатор прерываний, построенный по многоуровневой пирамидальной схеме и включающий блоки хранени  прерывающих слов, причем число блоков хранени  прерывающих слов на кгикдом уровне прерывани  измен етс  в зависимости от уровн  ( уменьшаетс  с ростом номера уровн ) .
Недостатки известных устройств состо т в большом объеме оборудовани , необходимом при увеличении числа запросов на прерывани .
Известно так5ке устройство 2 дл  сопр жени  с объектами, содержащее трехуровневую иерархическую систему прерываний, в которой два уровн  (регистр высшего уровн  и регистр программных прерываний) обрабатываютс  микропрограммно, и узлы ввода и .вывода информации. Все сигналы прерывани  от внешней аппаратуры, например , от измерительных постов, поступают в регистр программных прерываний , который  вл етс  импульсным 5 регистром, в разр ды которого записываетс  только при перепаде уровней, Р.егистр программных прерываний рассчитан на байт информации, а опрос или запись в них информации осуществл етс  только побайтно, все10 ми восемью разр дами. Если на один разр д программного регистра прерывани  приходитс  предрегистр, разр дность которого больше чем 8, возникают ситуации, обуславливающие не15 , достаточную надежность устройства. В частности,, после опроса и гаиени  Iпервого байта внешнего предрегистра при переходе к корпусу второго бай- та в первый байт может прийти сигнал
20 прерывани , при опросе и гашении след:/ющих байтов сброса уровн  все равно не произойдет из-за наличи  вновь поступившего сигнала в первом байте.
Следовательно, возникает тупикова 
25 ситуаци , когда при наличии запроса на прерывание по данному разрвду регистра прегжлваний не будет. Кроме того , если в момент гашени  засылкой нулевого кода в данную часть предре-30
гистра приходит очередной запрос, то этот запрос тер етс .
Целью изобретени   вл етс  повышение надежности работы.
Поставленна  цель достигаемс  тем что в устройство,содержащее узел прерываний/ -узел ввода, перёый вход которого  вл етс  информационным входом устройства, и узел вывода, первый выход которого  вл етс  инфомационным выходом yctpoйcтвa, введены группа регистров/ дешифратор адреса регистра и элемент ИЛИ, причем вход дешифратора адреса регистра соединен с вторым выходом узла вывода, а вы ход с управл ющим входом регистров группы и адресным выходом устройства входы запросов регистров группы  вл ютс  соответствующими входами запросов устройства, вход гашени  и управл ющий выходы регистров группы соединены соответственно с третьим выходо узла вывода и вторым входом узла ввода , третий вход которого подключен к входу узла прерывани  и выходу элемента ИЛИ, входами соединенного с выходами соответствующих разр дов регистра группы.
На чертеже представлена блок-схема устройства.
Устройство содержит ЭВМ 1, узел 2 вывода, узел 3 прерываний, узел 4 ввода, дешифратор 5 адреса регистра, элемент ИЛИ б, регистры 7 группы, объект 8 управлени .
Устройство работает следующим образом .
Сигналы прерывани  с объектов 8 управлени  поступают на регистры 7 и фиксируютс  в них. С поступлением первого из прерываний с выхода элемента ИЛИ б на вход одного из рдзр дов программного регистра, вход щего в состав узла 3 прерываний и узла 4 ввода, подаетс  единичный перепад напрж ени . При этом ЭВМ 1 переходит на подпрогрмму поиска и обработки прерывани , начина  этот процесс с гашени  данного разр да в программном регистре узла 3. Затем последовательно с каждого из регистров 7 производитс  считывание их содержимого через узел 4 ввода с последующей выдачей его (дл  гашени ) на сооветствующие регистра 7 через узел 2 вывода под управлением селектирующих сигналов дешифратора 5, на который с второго выхода узла 2 выдаетс  код адреса регистров 7, По окончании
746491
опроса и гашени  вЧ:;ех регистров 7 производитс  .обращение к выходу элемента ИЛИ б через узел 4. Если считываетс  занчение О, то это означает , что во всех предрегистрах про ,изошло гашение прин тых в ЭВМ сигналов прерывани , а новые сигналы прерывани  за это врем  не поступили. ЭВМ 1 производит идентификацию всех прин тых прерываний и выполн ет соответствующие действи  по обмену информацией с объектами через узлы 2 и 4 под управлением дешифратора 5.
Если же считываетс  занчение , то устройство-выполн ет все перечис-. ленные выше действи  до тех пор,. пока не считаетс  О .{отсутствует .интегральный сигнал прерывани ).
Таким образом, устройство обеспечивает св зь ЭВМ с объектами без потерь запросов на прерывание и исключает тупиковые ситуации.

Claims (2)

1.Патент США № 36И305, кл. 340172 ,5, опублик, 1971,
2.Микро-ЭВМ Электроника С5-01 Система команд и микрокоманд. ИУЗ. 035.235 Д (прототип).
SU782603204A 1978-01-03 1978-01-03 Устройство дл сопр жени SU746491A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782603204A SU746491A1 (ru) 1978-01-03 1978-01-03 Устройство дл сопр жени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782603204A SU746491A1 (ru) 1978-01-03 1978-01-03 Устройство дл сопр жени

Publications (1)

Publication Number Publication Date
SU746491A1 true SU746491A1 (ru) 1980-07-07

Family

ID=20759122

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782603204A SU746491A1 (ru) 1978-01-03 1978-01-03 Устройство дл сопр жени

Country Status (1)

Country Link
SU (1) SU746491A1 (ru)

Similar Documents

Publication Publication Date Title
SU746491A1 (ru) Устройство дл сопр жени
JPH0449142B2 (ru)
US5577260A (en) Data processing system having a serial interface comprising an end-of-transmission flag
JPS6236575B2 (ru)
JPS58159154A (ja) デ−タ処理装置における命令ル−プ捕捉機構
SU1148032A1 (ru) Устройство дл ввода информации
SU1249521A1 (ru) Устройство дл контрол следовани модулей программы
SU1397913A1 (ru) Устройство дл обработки запросов
SU1091160A1 (ru) Микропрограммное устройство управлени
RU2042189C1 (ru) Микропрограммное устройство управления
SU1005189A1 (ru) Устройство дл считывани информации из ассоциативной пам ти
JPS61150546A (ja) デ−タ伝送制御方式
SU1262473A1 (ru) Устройство дл ввода информации
SU886051A1 (ru) Ассоциативна запоминающа матрица
SU1110776A1 (ru) Устройство дл идентификации информационных сообщений
SU809394A1 (ru) Запоминающее устройство
SU922742A1 (ru) Устройство микропрограммного управлени
SU1117626A1 (ru) Устройство дл сопр жени каналов
SU1287157A1 (ru) Устройство дл управлени запуском программ
JP2752220B2 (ja) 文字列処理装置
SU907550A1 (ru) Контроллер с переменным приоритетом
SU1462308A1 (ru) Устройство переменного приоритета
SU1302266A1 (ru) Последовательное устройство ввода
SU1001100A1 (ru) Устройство управлени пам тью
SU1591027A2 (ru) Устройство для сопряжения центрального процессора с группой периферийных процессоров