SU886051A1 - Ассоциативна запоминающа матрица - Google Patents
Ассоциативна запоминающа матрица Download PDFInfo
- Publication number
- SU886051A1 SU886051A1 SU792845120A SU2845120A SU886051A1 SU 886051 A1 SU886051 A1 SU 886051A1 SU 792845120 A SU792845120 A SU 792845120A SU 2845120 A SU2845120 A SU 2845120A SU 886051 A1 SU886051 A1 SU 886051A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- matrix
- bus
- input
- elements
- nand
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Description
1
Изобретение относитс к запоминаю щим устройствам и может быть использовано в качестве ассоциативного пол в ассоциативных процессорах.
Известно ассоциативна запоминающа матрица, содержаща элементы паМГ .ТИ, каждый из которых выполнен из триггера, подключенного к элементам сравнени , выходы которых соединены соответственно с шинами результата опроса , шины разрешени записи по строке и по столбцу, информационные шины опроса 1.
Недостатком этой матрицы вл ютс большие аппаратурные затраты.
Наиболее близкой к предлагаемой по технической сущности вл етс асогоииативна запоминающа матрипа, содержаща элементы пам ти, каждый из Которых выполнен из триггера, подклк ченного к элементам сравнени , выходы которых соединены соответственно с шинами результата опроса, шины разрешени записи по строке и по столбцу,
информационные шины опроса, трехвходовые элементы И-НЕ, первые входы которых .соединены соответственно с информационными шинами опроса, вторые с шинами разрешени записи по сголбцу, третьи - с шинами разрешени записи по строке, а выходы элементов И-НЕ подключены к входам соответствующего триггера 2.
Наличие двух шин опроса на каждый
10 столбец усложн ет матрицу, снижает уровень интеграции (количество чеек пам ти в корпусе) и надежность матрицы.
Цель изобретени - упрощение устройства .
15
Поставленна цель достигаетс тем, что в ассоциативную запоминающую матрицу , содержащую элементы пам ти, каждый из которых выполнен из триггера и Элементов И-НЕ, причем входы и выход
Claims (2)
- 20 триггера подключены соответственно к выходам первого и второго элементов И-НЕ и первому входу третьего элемента И-НЕ, первые входы первого и второго элементов И-НЕ и выход третьего элемента И-НЕ, 15эинадлежа1цих оаной строке матрицы, подключены к соответствующим шиНе разрешени записи по строке и шине результата, вторые входы первого и второго элементов И-НЕ, при надлежащих одному столбцу матрицы, подключены к соответствующей шине раз решени записи по столбцу, введены эле менты НЕ по числу элементов пам ти, причем вход элемента НЕ подключен к третьему входу одноименного первого элемента И-НЕ и входу одноименного третьего элемента И-НЕ, а эыкол - к третьему входу одноимен , horo второго элемента И-НЕ, входы элементов НЕ, принадлежащих одному столбцу матрицы, соединены с соответствующей шиной опроса матрицы. На фиг, 1 изображена структурна схема ассоциативной запоминающей матрицы; на фиг. 2 - структурна схема элемента пам ти. Матрица (фиг.1) содержит элементы 1 пам ти, каждый из которых включает в. себ (фиг.2) тоиггер 2, первый 3, второй 4 и третий 5 элементы И-НЕ и элемент НЕ 6. Входы и выход триггера 2 подключены соответственно к sbixoflaivf элементов И-НЕ 3 и 4 и первому входу элемента И-НЕ 5. Матрица содержит также (фиг. 1) .шины 7 опроса, шины 8 разрешени записи по столбцу, шины 9 разрешени за писи по строке и шины 10 результата. Первые входы элементов И-НЕ 3 и и выход элемента И-НЕ 5, щ инадлежаш одной строке матрицы, подключены к со ветствуюшим шинам 9 и Ю.Вторые вхо элементов И-НЕ 3 и 4,/принадлежащих одному столбцу матрицы, подключены к соотве.тствующей шине 8. Вход элемент НЕ 6 подключен к третьему входу одно именного элемента И-НЕ 3 и второму входу одноименного элемента И-НЕ 5; а выход - к третьему входу одноименного элемента И-НЕ 4. Входы элемент НЕ 6, Г5 инадлежащих одному столбцу матрицы, соединены с соответствующей шиной 7. Шины 7 и 8 соединены с вхо дным блоком 11, а шины 9 и 1О - с блоком 12 управлени . Устройство работает следующим / образом. Входной блок 11, в соответствии с микрокомандой, формирует коды опроса и разрешени записи и подает их на соответствующие щины, обрабатываемые данной микрокомандой. Блок 12 управлени в зависимости от выполн емой операции осуществл ет необходимые перекоммутации входных и выходных щин блока 12 и шин 9 и 10. Все операции в матрице осуществл ютс через поразр дный опрос. При опросе состо ни элементов пам ти на соответствующих щинах 7 опроса возникает сигнал единичного уровн . Результат совпадени вьщаетс на шину 1О. Изменение содержимого триггера 2 происходит, если элемент пам ти выбран разрешением записи по строке к столбцу, при этом опрокидывание триггера 2 обеспечиваетс состо нием шины 7. В матрице выполн ютс следующие микрокоманды: опрос-запись по строке, опрос-запись по разр дам и огфос-считывание . Опрос-запись по строкам используетс при обработке и вводе массивов последовательно по словам. При ее выполнении кеды опроса-записи и разрешение записи дл требуемых разр дов формируютс во входном блоке 11 в соответствии с микрокомандой, блок 12 управлени передает результат совпадени (шина 1О) на шины 9 разрешени записи по строке. Опрос-запись по разр дам производитс в свободные разр ды опросом их по нулю, входное слово передаетс блоком 12 на шины 9 разрешени записи по строке. Считывание, производитс опросом считываемого разр да по единице, считываемое слово передаетс с шин 1О реаультатов на входные шины блока 12. Предлагаемое изобретение позвол ет уменьшить количество шин в матрице на 20% по сравнению с известной. Формула изобретени Ассоциативна запоминающа матрица, содержаща элементы пам ти, каждый из которых выполнен из триггера и элементов И-НЕ, причем входы и выход триг гера подключены соответственно к выходам первого и второго элементов И-НЕ и первому входу третьего элемента И-НЕ, первые входы первого и второго элементов И-НЕ и вход третьего элемента И-НЕ, 1ринадлежаший одной строке матрицы , поаключены к соответствующим шине разрешени записи по строке и 5886 шине результата, вторые входы первого и второго элементов И-НЕ, принадлежащих одному столбцу матрицы, подключены к соответствующей шине разрешени записи по столбцу, отличающа с тем, что, с целью упрощени матрицы, она содержит элементы НЕ по числу элементов пам ти, причем вход элемента НЕ подключен к третьему входу однойменного первсГго элемента И-НЕ и второму « Ьходу одноименного третьего элемента г И-НЕ, а выход - к третьему входу одно 51 именного бгорого элемента И-НЕ, входы элементов НЕ,принадлежащих одному столбцу матрицы, соединены соответствующей шиной опроса матрицы. Источники HH(} qpMaiuiH, прин тые во внимание при экспертизе i. Авторское свидетельство СССР ЗЗО49О, кл, Q 11 С 11/40, 197а
- 2. Авторское сввдетельство СССР М 615543, кл. Q 11 С 29/ОО, 1976 (прототип).:з )Z;zizrОт 9От8 jc/С ЖФцг.1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792845120A SU886051A1 (ru) | 1979-11-29 | 1979-11-29 | Ассоциативна запоминающа матрица |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792845120A SU886051A1 (ru) | 1979-11-29 | 1979-11-29 | Ассоциативна запоминающа матрица |
Publications (1)
Publication Number | Publication Date |
---|---|
SU886051A1 true SU886051A1 (ru) | 1981-11-30 |
Family
ID=20861611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792845120A SU886051A1 (ru) | 1979-11-29 | 1979-11-29 | Ассоциативна запоминающа матрица |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU886051A1 (ru) |
-
1979
- 1979-11-29 SU SU792845120A patent/SU886051A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4317201A (en) | Error detecting and correcting RAM assembly | |
US3533085A (en) | Associative memory with high,low and equal search | |
GB1265013A (ru) | ||
SU886051A1 (ru) | Ассоциативна запоминающа матрица | |
US4167778A (en) | Invalid instruction code detector | |
US3449726A (en) | Number display system | |
GB1536933A (en) | Array processors | |
US3744024A (en) | Circuit for detecting the presence of other than one-bit-out-of-n bits | |
US4488260A (en) | Associative access-memory | |
GB1296966A (ru) | ||
SU615543A1 (ru) | Ассоциативна запоминающа матрица | |
SU760188A1 (ru) | АССОЦИАТИВНАЯ МАТРИЦА ПАМЯТИ . ' ...V . 1 ι | |
SU1277210A1 (ru) | Ассоциативное запоминающее устройство | |
GB1383991A (en) | Method and system for sorting without comparator | |
SU924754A1 (ru) | Ассоциативна запоминающа матрица | |
GB1480208A (en) | Digital computers | |
SU1005189A1 (ru) | Устройство дл считывани информации из ассоциативной пам ти | |
SU760187A1 (ru) | Ассоциативное запоминающее устройство 1 | |
SU1262473A1 (ru) | Устройство дл ввода информации | |
US4077029A (en) | Associative memory | |
SU1005188A1 (ru) | Ассоциативна запоминающа матрица | |
SU1241245A2 (ru) | Устройство дл сопр жени многопроцессорной вычислительной системы с внешними устройствами | |
SU982095A1 (ru) | Буферное запоминающее устройство | |
SU926642A1 (ru) | Устройство дл ввода информации | |
SU978196A1 (ru) | Ассоциативное запоминающее устройство |