SU809394A1 - Запоминающее устройство - Google Patents

Description

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относитс  к вычислительной технике и может использоватьс  в си стемах обработки информации. Дл  повышени  надежности запоминающих устройств (ЗУ) примен ют замену отказавших  чеек пам ти резервными, ра сположеиными в дополнигельном ЗУ малой емкости t1. Известно ЗУ с преобразованием кодов af jecoB неисправных  чеек пам ти, содержащее три накопител , счетчик, М-разр дный входной регистр, N выходов которого соединены с адресными входами первого накопител , а (М-К ) его выходов- с адресными входами второго накопител . Выходы первого и второго накопителей соединены с ащ)есными входами третьего накопител . На вход счетчика поступает сигнал ошибки, а его выходы подключены к информационным входам всех грех накопителей. Выходы третьего накопител  ЯВЛ5ПОТСЯ выходами устройства 2. , Однако это устройство  вл етс  относительно сложным, что определ етс  налцчием трех накопителей, причем емкость последнего резко возрастает с увеличением числа преофазуемых адресов. Цель изобретени  - упрощение устройства . Указанна  цель достигаетс  тем, что Б запоминающем устройстве, содержащем входной регистр, входы которого подключены к соответствующим входным шинам кода адресов, накопитель, входы KorqjcTQ. подключены к входной шине обнаружени  ощибки и соответствующим выходам входного регистра, блок сравнени , счетчик, первый вход которого подключен к входной шине сигнала офащени , элемент И и входные шины, входы блсжа сфавнекв  подключены к первьдм выходам входного регистра и соответствующим выходам накопител , выход блока сравнени  подключен к первому входу элемента И и второму входу счетч5Гка, третий вход которсго подключен к соответствующему выходу накопител  и второму входу элемента И, выходы счетчика подключены к соответствующим адресным входам иакопигел ,, ,причем другие выходы входного регистра , выход элемента И и выходы счетчика соединены с соответствующими выходными шинами устройства. На чертеже представлена блок-схема запоминающего устройства с преобразованием кода адреса. Устройство содержит входной регистр 1, накопитель 2, блок 3 сравнени , элемент И 4, счетчик 5. Вход 6 устройства  вл ющийс  первым входом счетчика, подключен к щине обращени , а вход 7 устройства,  вл ющийс  втсрым инффмационным входом накопител  2, подключен к выходу блока дл  обнаружени  ошибки (на чертеже не по|сазано).М входов 8 регистра 1 подключены к шина преобразуемого кода адреса. N выходов р гистра 1 подключены к первым адресным входам накопител  2 и к выходам 11 устройства. Остальные (М -N ) выходов регистра 1 подключены к первым информационным входам накопител  2 и к пер вым входам блока 3, вторые входы кото рого подключены к первым выходам нако пител  2. Выход блока 3 подключен к первому входу элемента И 4 и ко входу счетчика 5, третий вход котор го подключен ко второму входу элемента И 4 и ко второму выходу накопител  2, а выход элемента И 4 подключен к выхо ду 9 устройства. Первые Р выходов сче чика 5 подключены ко вторым адресным входам накопител  2 и к выходам 10 устройства. Выходы 10 и 11 .  вл ютс  вькодами преобразованного кода адреса, а вы ход 12  вл етс  выходом сигнала переполнени . Устройство работает следующим образом . Предполагаетс  , что имеетс  блок дл обнаружени  ошибок и что в исходном с сто нии во всех разр дных счетчиках 5 и  чейках накопител  2 записаны нули.Прк обращении к ЗУ его М разр дов кода адреса подаютс  на регистр 1 через входы а сигнал обращени  к ЗУ поступает на вход 6 устройства. Счетчик 5 каждый раз при поступлении сигнала обращени  вход 6 начинает перебор всех своих 2 состо ний, начина  с нулевого. Причем после установки каждого нового состо ни  счетчика 5 происходит считывание информации из накопител  2. Счетчик 5 прекращает свою работу либо при по влении сигнала совпадени  на выходе блока 3, либо при отсутствии единицы а втором выходе накопител  2, пибо осле окончани  перебора. При возникновении ошибки в считанном з ЗУ слове блок дл  обнаружени  ошиб- , и посылает на вход 7 устройства сигнал шибки (логическа  единица). К этому ремени на всех первых Р выходах счетика 5 устанавливаютс  нули, так как на го третий вход со второго информационного выхода накопител  2 поступает нулевой сигнал. Это нулевое состо ние счетчика 5 (все нули на первых Р выходах ) передаетс  на вторые адресные входы, а N разр дов кода адреса через регистр 1 - на первые адресные входы накопител  2 и в  чейку накопител  2, а/чэесуемую ( +Р) разр дами, записываютс  (М - Ы ) состо ний выходов регистра 1 и единица (сигнал ошибки) на входе 7. Если в той же группе слов, определ емой состо нием N разр дов кода адреса , при возникновении первой ошибки возникает другое неисправное слово, то блок дл  обнаружени  ошибки оп ть выдает на вход 7 сигнал ошибки. При пос.туплении на вход 6 сигнала обращени  к ЗУ на выходе блока 3, как и в предыдущем случае, не будет сигнала совпадени , однако на третьем входе счетчика 5 со , второго выхода накопител  2 будет уста новлена единица. Поэтому счетчик 5 перейдет в единичное состо ние. При этом происходит считывание информации из  чейки накопител  2, в которой ничего не записано, и на третий вход счетчика 5 поступает нулевой сигнал, который и остановит его работу. Далее повтор етс  процесс записи (M-N ) разр дов регистра 1 в данную свободную  чейку накопител  2. При повторном обращении к ЗУ по неисправному адресу счетчик. 5, начав перебор ,остановитс  по сигналу совпадени  на выходе блока 3. При этом на втором вькоде накопител  2 будет установлена единица, и элемент И 4 выдаст на выход 9сигнал обнаружени  неисправного преобразуемого кода адреса, а на выходах 10и 11 устройства установитс  преобразованньй код адреса. Если число преобразуемых адресов в какой-либо группе станет больше 2N, то счетчик 5 выдает на выход 12 сигнал переполнени . Таким образом, предлагаемое устройство позвол ет автоматически преобразовывать любое заданное количество адресов -в каждой группе на 2 апресов, опррце л емое разр дностью Р счетчика 5, при минимальных затратах на дополнительное оборудование.

Claims (2)

1. Городний А. А., Корнейчук В. И.

Проблемы высоконадежной пам ти.-Автоматика и телемеханика , 1977, № 7,

2. Патент США № 39927О2, кл. 34О-173ВВ, 1976i

If 10