SU732793A2 - Watch timing device - Google Patents
Watch timing device Download PDFInfo
- Publication number
- SU732793A2 SU732793A2 SU782671932A SU2671932A SU732793A2 SU 732793 A2 SU732793 A2 SU 732793A2 SU 782671932 A SU782671932 A SU 782671932A SU 2671932 A SU2671932 A SU 2671932A SU 732793 A2 SU732793 A2 SU 732793A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- decoder
- timing device
- external synchronization
- watch timing
- Prior art date
Links
Description
1one
Изобретение относитс к области приборостроени и может быть использовано в синхронизируемых часах.The invention relates to the field of instrumentation and can be used in synchronized clocks.
Известно устройство дл синхронизации часов по авт.св. 632981, которое содержит кварцевый генератор , делитель частоты, шину обнулени , первый и второй логические элементы ИЛИ и И, дешифратор.A device for synchronizing clocks is known by author. 632981, which contains a crystal oscillator, a frequency divider, zeroing bus, the first and second logical elements OR and AND, the decoder.
Недостатком данного устройства вл етс отсутствие возможности автоматического переключени в режим внешней синхронизации и невысока точность синхронизации.The disadvantage of this device is the inability to automatically switch to external synchronization mode and low synchronization accuracy.
Цель изобретени - расширение функциональных возможностей и повышение точности синхронизации.The purpose of the invention is to enhance the functionality and improve the accuracy of synchronization.
Цель достигаетс тем, что вход внешней синхронизации дополнительно подключен ко второму входу триггера и через первый элемент И - к дополнительному входу дешифратора.The goal is achieved by the fact that the external synchronization input is additionally connected to the second trigger input and, through the first I element, to the additional input of the decoder.
На чертеже представлена структурна схема устройства.The drawing shows a block diagram of the device.
Устройство содержит триггер 1 делитель частоты 2, вход внешней синхронизации 3, первый элемент И 4, первый элемент ИЛИ 5, дешифратор 6, кварцевый генератор 7, второй элемент ИЛИ 8, второй элемент И 9 и шину обнулени 10.The device contains trigger 1 frequency divider 2, external synchronization input 3, the first element AND 4, the first element OR 5, the decoder 6, the crystal oscillator 7, the second element OR 8, the second element AND 9 and the zeroing rail 10.
Устройство работает следующим е Образом,The device works as follows:
При пуске устройства делитель частоты получает разрешение на счет. Частота следовани счетных импульсов равна частоте следовани импульсовWhen starting the device, the frequency divider receives permission to the account. The frequency of the counting pulses is equal to the pulse frequency
10 внешней синхронизации, так как шина обнулени 10 делител подключена через открытый элемент И 4 и элемент ИЛИ 5 к входу внешней синхронизации и отключена от выходов дешиф-.10 external synchronization, since the zero reset bus 10 of the divider is connected through the open element AND 4 and the element OR 5 to the external synchronization input and is disconnected from the outputs of the decryption-.
15 ратора (закрыт элемент И 9) . Импульсы внешней синхронизации, кроме того, подаютс на второй вход триггера 1, подтвержда его первоначальное состо ние , соответствующее работе в15 rator (closed element and 9). External synchronization pulses are also fed to the second input of trigger 1, confirming its initial state, corresponding to the operation in
20 режиме внешней синхронизации, и20 external synchronization mode, and
через первый элемент И 4 - на допол- нительный вход дешифратора 6. Дешифратор 6 имеет в своем составе элементы пам ти, св занные с младшимиthrough the first element I 4 - to the additional input of the decoder 6. The decoder 6 incorporates memory elements associated with the younger ones
25 разр дами делител частоты 2, и схему сравнени кодов - кода, записанного в элементы пам ти с тек5пцнм кодом младших разр дов делител часто-, ты. Схема сравнени кодов совместно25 bits of frequency divider 2, and the code comparison circuit - the code written to the memory elements with the actual code of the low order frequency divider, you. Code Comparison Scheme
30 с выходом дешифратора, св занным со30 with the output of the decoder associated with
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782671932A SU732793A2 (en) | 1978-10-09 | 1978-10-09 | Watch timing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782671932A SU732793A2 (en) | 1978-10-09 | 1978-10-09 | Watch timing device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU632981A Addition SU127728A1 (en) | 1959-07-06 | 1959-07-06 | Device for automatically turning on generators for parallel operation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU732793A2 true SU732793A2 (en) | 1980-05-05 |
Family
ID=20788448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU782671932A SU732793A2 (en) | 1978-10-09 | 1978-10-09 | Watch timing device |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU732793A2 (en) |
-
1978
- 1978-10-09 SU SU782671932A patent/SU732793A2/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES430489A1 (en) | Synchronizing circuit including two flip-flops and circuit means to protect a synchronized signal from an unstable state of the flip-flops | |
| DE68927148T2 (en) | Digital phase locked loop | |
| HK49182A (en) | Improvements in or relating to electronic timepieces | |
| SU732793A2 (en) | Watch timing device | |
| FR2261663A1 (en) | Counter unit comprising Johnson counter using register - has register feedback loop including inverter | |
| GB1466832A (en) | Signal generator | |
| CH625671B (en) | ELECTRONIC FREQUENCY CONVERTER AND WATCHMAKING PART EQUIPPED WITH THIS CONVERTER. | |
| JPS5448473A (en) | Coder | |
| SU716035A1 (en) | Information input arrangement | |
| SU949786A1 (en) | Pulse train generator | |
| SU611286A1 (en) | Device for automatic phase tuning of frequency | |
| SU746887A1 (en) | Shaper of single pulses synchronized by clock frequency | |
| SU860042A1 (en) | Signal sunchronization device | |
| SU901991A1 (en) | Device for timepiece synchronization | |
| SU515267A1 (en) | Sync device | |
| SU684494A1 (en) | Device for synchronizing time-pieces by reference pulses from the source | |
| SU1566393A1 (en) | Device for adaptive temporary discretization | |
| SU1647903A2 (en) | Code-to-pulse repetition period converter | |
| SU809534A1 (en) | Pulse train-to-single square pulse converter | |
| SU1640695A1 (en) | Logic signals analyzer | |
| SU1458857A1 (en) | Electronic timer | |
| SU864232A1 (en) | Quartz time-piece | |
| JPS5465582A (en) | Judgement circuit of chattering time | |
| SU1396277A1 (en) | Frequency divider with variable countdown | |
| SU395989A1 (en) | Accumulating Binary Meter |