SU1458857A1 - Electronic timer - Google Patents

Electronic timer Download PDF

Info

Publication number
SU1458857A1
SU1458857A1 SU874259618A SU4259618A SU1458857A1 SU 1458857 A1 SU1458857 A1 SU 1458857A1 SU 874259618 A SU874259618 A SU 874259618A SU 4259618 A SU4259618 A SU 4259618A SU 1458857 A1 SU1458857 A1 SU 1458857A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
counters
unit
output
registers
Prior art date
Application number
SU874259618A
Other languages
Russian (ru)
Inventor
Марк Михайлович Грудников
Владимир Иванович Норкин
Владимир Яковлевич Синдаловский
Григорий Иойликович Черницкий
Original Assignee
Ленинградское Научно-Производственное Объединение "Электронмаш"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградское Научно-Производственное Объединение "Электронмаш" filed Critical Ленинградское Научно-Производственное Объединение "Электронмаш"
Priority to SU874259618A priority Critical patent/SU1458857A1/en
Application granted granted Critical
Publication of SU1458857A1 publication Critical patent/SU1458857A1/en

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

Изобретение позвол ет расширить функциональные возможности таймера за счет обеспечени  работы с многоразр дной уставкой времени, а также в режиме будильника. Сигнал с генератора 1 поступает через делитель 2 на счетчики 3, 4 и 5 времени, а также на блок 7 формировани  фаз. Выходные тактирующие сигналы ср, , . , Ч , и LP поступают следующим образом: tf, - на регистры 10, 11, 12, а i , Ц и tp - на входы блока 16 коммутации и на входы соответствующих вентилей 13, 14 и 15. Уставки времени с выхода блока 16 через вентили 13, 14 и 15 поступают на регистры 12, 10 и 11. Информационные выходы регистров 10 и 11 соединены с информационными входами счетчиков 4 и 5. На вход записи этих счетчиков поступает сигнал с входа 17 управлени  записью . Сигнал с блока 6 сброса поступает на входы сброса генератора 1, делител  2 и счетчиков 3, 4 и 5. Сигналы с информационных выходов регист- g ров 10, 11 и 12 и счетчиков 3, 4 и 5 поступают на блок 8 сравн ени , где (Л при равенстве информации на регистрах и счетчиках вырабатываетс  управл ющий сигнал, который поступает на вход блока 9 формировани  выходного сигнала. 2 ил.The invention allows to extend the functionality of the timer by providing work with a multi-bit time setting, as well as in the alarm mode. The signal from generator 1 is fed through divider 2 to time counters 3, 4, and 5, as well as to block 7 for the formation of phases. Output clocking signals cp,,. , H, and LP are received as follows: tf, - to registers 10, 11, 12, and i, C and tp - to the inputs of switching unit 16 and to the inputs of the corresponding gates 13, 14 and 15. Time settings from the output of block 16 through gates 13, 14 and 15 are fed to registers 12, 10 and 11. The information outputs of registers 10 and 11 are connected to the information inputs of counters 4 and 5. The input to the recording of these counters receives a signal from the input 17 of the recording control. The signal from reset unit 6 is fed to the reset inputs of generator 1, splitter 2 and counters 3, 4 and 5. Signals from the information outputs of registers g 10, 11 and 12 and counters 3, 4 and 5 are fed to block 8 comparison, where (L, with equal information on the registers and counters, a control signal is produced, which is fed to the input of the output signal generating unit 9. 2 Il.

Description

пP

JJ

WW

.2.2

Claims (1)

Формула изобретенияClaim Электронный таймер, содержащий блок формирования выходного сигнала, блок сброса и последовательно соединённые генератор, делитель и счетчик, при этом входы сброса делителя и счетчика соединены с выходом блока сброса, отличающийся тем, что, с целью расширения функциональных возможностей таймера путем обеспечения работы с многоразрядной уставкой времени, а также в режиме будильника, в него введены второй и третий счетчики, блок сравнения, три регистра, три вентиля, блок коммутации и блок формирования фаз, причем выход переноса первого счетчика подключен к счетному входу второго счетчика, выход переноса которого соединен со счетным входом третьего счетчика, входы записи второго и третьего счетчиков подключены к входу управления записью, а выходы счетчиков соединены с первыми тремя входами блока сравнения, информационные входы второго и третьего счетчиков подключены соответственно к выходам первого и второго регистров и четвертому и пятому входам блока сравнения, входы сброса второго и третьего счетчиков соединены с выходом блока сброса, входы сброса регистров соединены и подключены к первому выходу блока формирования фаз, второй, третий и четвертый выходы которого соединены соответственно со стробирующими входами пер30 вого, второго и третьего вентилей и первым, вторым и третьим входами блока коммутации, выходы промежуточных каскадов делителя подключены к входам блока формирования фаз, выход 35 блока коммутации соединен с информационными входами первого, второго и третьего вентилей, выходы которых подключены соответственно к информационным входам третьего, первого и 40 второго регистров, выход третьего регистра соединен с шестым входом блока сравнения, выход которого подключен к входу блока формирования выходного сигнала.An electronic timer comprising an output signal generating unit, a reset unit, and a generator, divider and counter connected in series, while the divider and counter reset inputs are connected to the output of the reset unit, characterized in that, in order to expand the functionality of the timer by providing operation with a multi-bit setting time, as well as in the alarm mode, the second and third counters, a comparison unit, three registers, three gates, a switching unit and a phase forming unit are introduced into it, and the transfer output of the first account the meter is connected to the counting input of the second counter, the transfer output of which is connected to the counting input of the third counter, the recording inputs of the second and third counters are connected to the recording control input, and the outputs of the counters are connected to the first three inputs of the comparison unit, the information inputs of the second and third counters are connected respectively to the outputs of the first and second registers and the fourth and fifth inputs of the comparison unit, the reset inputs of the second and third counters are connected to the output of the reset unit, the reset inputs of the registers are connected and connected to the first output of the phase forming unit, the second, third and fourth outputs of which are connected respectively to the gate inputs of the first, second and third valves and the first, second and third inputs of the switching unit, the outputs of the intermediate stages of the divider are connected to the inputs of the phase forming unit, the output 35 switching unit is connected to the information inputs of the first, second and third gates, the outputs of which are connected respectively to the information inputs of the third, first and 40 second registers, the third output register coupled to a sixth input of the comparator, whose output is connected to an input unit generating an output signal.
SU874259618A 1987-04-23 1987-04-23 Electronic timer SU1458857A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874259618A SU1458857A1 (en) 1987-04-23 1987-04-23 Electronic timer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874259618A SU1458857A1 (en) 1987-04-23 1987-04-23 Electronic timer

Publications (1)

Publication Number Publication Date
SU1458857A1 true SU1458857A1 (en) 1989-02-15

Family

ID=21309919

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874259618A SU1458857A1 (en) 1987-04-23 1987-04-23 Electronic timer

Country Status (1)

Country Link
SU (1) SU1458857A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент FR № 2330052, кл. G 04 С 21/30, 1977. Патент GB № 2085202, кл. G 04 G 15/00, 1982. *

Similar Documents

Publication Publication Date Title
JP2539600B2 (en) Timing generator
SU1458857A1 (en) Electronic timer
TW359936B (en) Clock generator
US4565934A (en) Dynamic clocking system using six clocks to achieve six delays
JP2556918Y2 (en) Waveform control circuit of IC test equipment
JPS57116432A (en) Synchronous counter
SU1656512A1 (en) Self-monitoring recursive sequence generator
JPS62226361A (en) Microprocessor system
SU1374138A1 (en) Digital converter for measuring pulse repetition frequency
SU1660142A1 (en) Pulse generator
SU1547050A1 (en) Pulse repetition rate multiplier
SU1359753A1 (en) Digital phase inverter
SU1495774A1 (en) Device for production of time intervals
RU1800599C (en) Pulse signal device
SU1596428A1 (en) Generator of harmonic signals
SU1211821A1 (en) Program time relay
SU1126965A1 (en) Device for detecting and recording instable faults
SU744948A1 (en) Pulse delay device
SU900458A1 (en) Register
SU1166118A1 (en) Device for checking n-bit pulse distributor
SU411648A1 (en)
SU1451655A2 (en) Device for presetting speed ratio
SU1723655A1 (en) Pulse generator
JPS575136A (en) Timing generating circuit
SU1213525A1 (en) Generator of pulse duration