SU1126965A1 - Device for detecting and recording instable faults - Google Patents
Device for detecting and recording instable faults Download PDFInfo
- Publication number
- SU1126965A1 SU1126965A1 SU833616986A SU3616986A SU1126965A1 SU 1126965 A1 SU1126965 A1 SU 1126965A1 SU 833616986 A SU833616986 A SU 833616986A SU 3616986 A SU3616986 A SU 3616986A SU 1126965 A1 SU1126965 A1 SU 1126965A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- information
- register
- counter
- Prior art date
Links
- 238000009434 installation Methods 0.000 claims abstract description 4
- 238000012544 monitoring process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
УСТРОЙСТВО-ДЛЯ ФИКСАЦИИ НЕУСТОЙЧИВЫХ СБОЕВ, содержащее первый блок сравнени , первый и второй регистры, блок индикации, элемент ИЛИ-НЕ, триггер, первый и второй элементы И, причем контролируемый информационный вход устройства соединен с информационным входом первого регистра и первым входом первого блока сравнени , информационный выход первого регистра соединен с вторым входом первого блока сравнени , выход которого соединен с информационным входом второго регист- . ра, информационный выход второго регистра соединен с первым входом блокаиндикации, выход триггера соединен с первьм входом первого элемента И, отличающеес тем что, с целью повышени быстродействи , в устройство введены первый, второй и третий счетчики, второй блок сравнени и элемент ИЛИ, п{эичем вход запуска цикла контрол устройства соединен с вторым входом первого элемента И, выход которого соединен с счетным входом первого счетчика, информационные выходы и выход переполнени первого счетчика соединены соответственно с входами элемента ИЛИ-НЕ и счетным входом второго счетчика, информационный выход второго счетчика соединен.с первым входом второго блока срав.нени и вторым входом блока индикации, тактовьш вход контролируемого элеQ & . мента устройства соединен с счетным входом третьего счетчика, информационный выход которого соединен с вторым входом второго блока сравне|ети1 1 ни , выход равенства сравниваемых кодов которого соединен с первым входом второго элемента И и входом разрешени сравнени первого блока сравнени , выход элемента ИЛИ-НЕ /соединен с вторьм входом второго элемента И, выход которого соединен с скнхровходом приема первого регистра , вход начальной установки устройства соединен с входами началь ной установки второго регистра, триггера, первого, второго и третьего счетчиков, выход элемента РШИ соединен с единичным входом триггера, выход которого вл етс выходом сбо контролируемой информации устройства. ,DEVICE - FOR FIXING OF UNSTABLE FAULTS, containing the first comparison unit, the first and second registers, the display unit, the OR-NOT element, the trigger, the first and second elements AND, and the monitored information input of the device is connected to the information input of the first register and the first input of the first comparison unit , the information output of the first register is connected to the second input of the first comparison unit, the output of which is connected to the information input of the second register. Pa, the information output of the second register is connected to the first input of the block indication, the output of the trigger is connected to the first input of the first element AND, characterized in that, in order to increase speed, the first, second and third counters, the second comparison unit and the OR, n { By this, the start of the control cycle of the device is connected to the second input of the first element I, the output of which is connected to the counting input of the first counter, the information outputs and the overflow output of the first counter are connected respectively to the input and OR-NO element and the counting input of the second counter, the second counter information output soedinen.s first input of the second unit and the second input srav.neni display unit taktovsh input controlled eleQ & . The device unit is connected to the counting input of the third counter, the information output of which is connected to the second input of the second block as compared to et 1, the equality output of the compared codes of which is connected to the first input of the second And element and the comparison resolution input of the first comparison block. connected to the second input of the second element I, the output of which is connected to the input input input of the first register, the input of the initial installation of the device connected to the inputs of the initial installation of the second register, trigger, first Second, second, and third counters, the output of the RSHI element is connected to a single trigger input, the output of which is the output of the monitored information of the device. ,
Description
Лзобретение относитсл к области вычислительной техники. Известно устройство дл контрол цифровых устройств, сс 4држащее блок ввода информации, первь1Й и второй регистры, блок сравнени , блок индикации PJ . Недостатком устройства вл етс невозможность определени перемежаю щихс сбоев. Известно устройство дл поиска перемежающихс сбоев,содержащее блок ввода информации, вход которог вл етс входом устройства, а выход соединен с входом первого регистра и с информационным входом блока сравнени , второй информационный вход которого подключен к выходу первого регистра, а выход через второй регистр соединен с входом блока индикации, ключ, первый, втор и третий элементы И, первый и втор инверторы, первый и второй триггеры первый элемент ИЛИ и блок запуска устройства, выход которого соединен с первым управл ющим входом блока сравнени и с первым входом первог элемента И, второй вход которого соединен с выходом ключа и с первым входом первого триггера, выход - с входом первого инвертора, выход которого соединен с первыми входам первого элемента ИЛИ, второго и третьего элементов И и с вторым входом первого триггера, второй вх элемента ИЛИ подключен к выходу второго триггера и к второму управ л ющему входу блока сравнени , вых первого элемента ИЛИ через второй инвертор подключен к управл ющему входу первого регистра, выходы пер вого триггера соединены соответственно с вторыми входами второго и третьего элементов И, выходы котор подключены к соответствующим входа второго триггера, первый и второй входы ключа вл ютс соответствующими: .входами устройства Щ, Недостатком устройства вл етс низкое быстродействие, обуславливае мое возможностью фиксации неустойчивых сбоев только на. отдельном такте временного интервала. При этом исследование всего временного интервала требует многократного включени устройства с его перенастройкой каждый раз на анализ ново такта, что приводит х значительным затратам времени. 5 г Цаль изобретени - повышение быстродействи устройства. Поставленна цель достигаетс тем, что в устройство дл фиксации неустойчивых сбоев, содержащее первый блок сравнени , первый и второй регистры, блок индикации, элемент ИЛИ-НЕ, триггер, первый и второй элементы И, причем контролируемый информационный вход устройства соединен с информационным входом первого регистра и первым входом первого блока сравнени , информационный выход первого регистра соединей с вторым входом первого блока сравнени , выход которого соединен с информационным входом второго регистра, информационный выход второго регистра соединен с первым входом блока индикации, выход триггера соединен с первым входом первого элемента И, введены первый, второй и третий счетчики, второй блок сравнени и элемент ИЛИ, причем вход запуска цикла контрол устройства соединен с вторым входом первого элемента И, выход которого соединен .с счетньп входом первого счетчика, информационные выходы и выход переполнени первого счетчика соединены соответственно с входами элемента ИЖ-НЕ и счетным входом второго счетчика, информационный выход второго счетчика соединен с первым входом второго блока сравнени и вторым входом блока индикации, тактовый вход контролируемого элемента устройства соединен с счетным входом третьего счетчика, информационный выход которого соединен с вторым входом второго блока сравнени , выход равенства сравниваемых :;одов которого соединен с первым входом второго элемента И и входом разрешени сравнени первого блока сравнени , выход элемента ИЛИ-НЕ соединен с вторым входом второго элемента И, выход которого соединен с синхровходом приема первого регистра, вход начальной установки устройства соединен с входами .начальной установки второго регистра, триггера, первого , второго и третьего счетчиков, выход элемента ИЛИ соедине с единичнь1М входом триггера, выход которого вл етс выходом сбо контролируемой информации устройства. На чертеже представлена структу) на схема устройства. Устройство содержит первый элемент И 1, первый регистр 2, первый 3, второй 4-и третий 5 счетчики, .элемент ИЛИ-НЕ 6, первый 7 и второй 8блоки сравнени , второй элемент И 9и второй регистр 10, блок 11 инд кации, элемент ИЛИ 12 и триггер 3, контролируемый информационный вход 14, тактовый вход 15 контролируемого элемента, вход 16 запуска цикла контрол , вход 17 начальной установки и выход 18 сбо контролируемой информации Устройство работает следующим образом. На вход 17 начальной установки устройства поступает сигнал, устанавливающий счетчики 3, 4 и 5, второй регистр 10 и триггер 13 в нулевые состо ни . На входы запуска цикла контрол поступает сигнал С( , указьшающий на начало очередного цикла контрол В каждом цикле контрол на контролируемый информационный вход 14 устройства поступает контролируема последовательность ri -раз-р дных элементов и формации, воспроизводим контролируемым объектом по одному и тому же алгоритму. Контролируема информаци поступает на входы перво го регистра 2 и первого блока 7 сравнени . Длительность цикла контрол определ етс разр дностью тре.тьего счетчика 5, нл счетный вхо которого, вл ющийс тактовым входом 15 контролируемого элемента, поступают синхросигналы по которым осуществл етс поступление элементо контролируемой информации. При этом на информационных выходах.счетчика определ етс номер очередного элемента . Количество циклов контрол ка одого элемента информации определ етс разр дностью первого счетчик 3, насчетный вход которого .через первый элемент И 1 поступают сигнал О начала очередного дикла контрол На информационных выходах первого счетчика 3 определ етс номер текущ го цикла контрол . После завершени всех циклов контрол одного элемента информации с приходом очередного сигнала Q на выходе переноса первого счетчика 3 вырабатываетс сигнал, увеличивающи на единицу код на информационных выходах второго счетчика 4. Этот код указьшгет на номер исследуемого элемента. Разр дность второго 4 счетчика равна, разр дности третьего 5 счетчика, что обеспечивает возможность по влени на выходах второго 4 счетчика последовательно номеров всех элементов информации. Коды с информационных выходов второго 4 и третьего 5 счетчиков поступают на входы второго 8 блока сравнени ,.который при поразр дном совпадении кодов(и только в этом случае вырабатывает на выходе равенства сравниваемых кодов единичное . значение. Это единичное значение поступает на вход разрешени сравнени первого блока 7 сравнени , разреша работу этого блока, и через второй элемент И 9 подаетс на синхровхрд приема первого регистра 2, разреша .прием элемента контролируемой информации в первый регистр на первом цикле контрол . Первый цикл кЪнтрол идентифицируетс при помощц элемента ИЛИ-НЕ 6, который-выдает на вход второго элемента И 9 единичное значение . пои нулевом коде на информационных выходах первого счет.уика 3. Таким образом, в первый регистр 2 записываетс элемент информации только в первом цикле контрол одного элемента, причем записываетс элемент с номером, указьшаемым вторым 4 счетчиком. Первый блок 7 сравнени выполн ет функцию сравнени только при подаче на его входы элементов информации с одинаковыми номерами, причем с выхода первого регистра снимаетс элемент, записанный в него в первом цикле.контрол . Первыйблок 7 сравнели вьшолн ет.поразр дное сравнение значений элементов , и при их полном .совпадении(и только в этом случае) вырабатывает нулевой код. Нулевой код идентифицируетс при помощи элемента ИЛИ 12. При несовпадении значений элементов информации вырабатываетс на выходе элемента ИЛИ 12 единичное значение, устанавливающее триггер 13 в состо ние , запрещающее прохождение сигналов а через первый элемент И 1. Одновременно сигнал с выхода триггера, вл ющегос выходом 18 сбо контролируемой информации, останавливает подачу импульсов и информации с контролируемого объекта соответственно на тактовый вход 15 контролируемого элемента и контролируемый информаци-.The invention relates to the field of computer technology. A device for controlling digital devices is known, the 4drc information input unit, the first and second registers, the comparison unit, the display unit PJ. The disadvantage of the device is the impossibility of determining intermittent faults. A device for searching intermittent faults is known, which contains an information input unit whose input is the device input, and the output is connected to the input of the first register and to the information input of the comparison unit, the second information input of which is connected to the output of the first register, and the output through the second register is connected to the input of the display unit, the key, the first, second and third elements AND, the first and second inverters, the first and second triggers the first OR element, and the device startup block whose output is connected to the first control input of the block comparison with the first input of the first element And, the second input of which is connected to the output of the key and the first input of the first trigger, the output with the input of the first inverter, the output of which is connected to the first inputs of the first OR element, second and third And elements and the second input of the first the trigger, the second input element OR is connected to the output of the second trigger and to the second control input of the comparison unit, the output of the first element OR is connected via the second inverter to the control input of the first register, the outputs of the first trigger are connected continuously to the second inputs of the second and third AND gates, whose outputs are connected to the corresponding input of the second flip-flop, the first and second inputs are appropriate key: .The inputs ui device, disadvantage of this device is the low speed causing unstable mine fixable failures only. separate cycle time interval. At the same time, the study of the entire time interval requires multiple switching on of the device with its reconfiguration each time for the analysis of a new tact, which results in a considerable investment of time. 5 g Invention pitch - increase of device speed. The goal is achieved by the fact that the device for fixing unstable failures contains the first comparison unit, the first and second registers, the display unit, the OR-NOT element, the trigger, the first and second AND elements, and the monitored information input of the device is connected to the information input of the first register and the first input of the first comparison unit, the information output of the first register of connections to the second input of the first comparison unit, the output of which is connected to the information input of the second register, the information output of the second The register is connected to the first input of the display unit, the trigger output is connected to the first input of the first element AND, the first, second and third counters are entered, the second comparison unit and the OR element, and the starting input of the control loop of the device is connected to the second input of the first element AND, the output of which is connected to the counting input of the first counter, the information outputs and the overflow output of the first counter are connected respectively to the inputs of the IZH-NE element and the counting input of the second counter, the information output of the second counter is connected to ne the second input of the comparison unit and the second input of the display unit, the clock input of the monitored element of the device is connected to the counting input of the third counter, the information output of which is connected to the second input of the second comparison unit, the equality output of the compared:; one which is connected to the first input of the second element And and the input permitting the comparison of the first comparison unit, the output of the OR-NOT element is connected to the second input of the second element AND, the output of which is connected to the synchronous input of the first register, the input of the initial device The device is connected to the inputs of the initial setup of the second register, the trigger, the first, second and third counters, the output of the OR element is connected to the single trigger input, the output of which is the output of the monitored information of the device. The drawing shows the structure on the device diagram. The device contains the first element AND 1, the first register 2, the first 3, the second 4 and third third 5 counters, the element OR NOT 6, the first 7 and the second 8 comparison blocks, the second element 9 and the second register 10, block 11 of induction, the element OR 12 and the trigger 3, the controlled information input 14, the clock input 15 of the controlled element, the start 16 of the control cycle, the input 17 of the initial installation and the output 18 of the controlled information The device works as follows. The input 17 of the initial setup of the device receives a signal that sets the counters 3, 4 and 5, the second register 10 and the trigger 13 to zero states. At the inputs of the start of the control cycle, a signal C is received (indicating the beginning of the next control cycle. In each control cycle, the controlled information input 14 of the device receives a controlled sequence of ri-rand elements and a formation, reproduced by the controlled object according to the same algorithm. Controlled the information is fed to the inputs of the first register 2 and the first comparison block 7. The duration of the monitoring cycle is determined by the length of the third counter of its counter 5, the counting input of which is a clock The input 15 of the element being monitored receives the synchronization signals by which the element of the information being monitored is received, the information of the counter identifies the number of the next element.The number of cycles of control of each element of information is determined by the size of the first counter 3 whose counting input is element And 1 receives the signal O of the beginning of the next control dikl. The number of the current control cycle is determined at the information outputs of the first counter 3. After completion of all the monitoring of one information element with the arrival of the next signal Q at the output of the transfer of the first counter 3, a signal is generated that increases by one the code at the information outputs of the second counter 4. This code indicates the number of the element under study. The width of the second 4 counter is equal to that of the third 5 counter, which makes it possible for the numbers of all information elements to appear at the outputs of the second 4 counter in sequence. Codes from the information outputs of the second 4 and third 5 counters are fed to the inputs of the second 8 comparison block, which when the codes match once (and only in this case does the output of the equality of the compared codes generate a single value. This single value goes to the comparison resolution input of the first unit 7 comparison, allowing the operation of this unit, and through the second element And 9 is fed to the synchronization of the reception of the first register 2, allowing reception of the element of controlled information in the first register on the first cycle of control. The control symbol is identified by the aid of the element OR-NOT 6, which gives a single value to the input of the second element AND 9. A code of information on the outputs of the first account. Thus, the information element is recorded in the first register 2 only in the first control cycle. one element, and the element with the number indicated by the second 4 counter is recorded. The first comparison block 7 performs the comparison function only when the information items with the same numbers are supplied to its inputs, and the output of the first register is removed ement recorded in it in the first cycle.control. The first block 7 compared the results. A bitwise comparison of the values of the elements, and when they coincide completely (and only in this case), produces a zero code. The zero code is identified by the element OR 12. If the values of the information elements do not match, the output of the element OR 12 produces a single value that sets the trigger 13 to a state that prohibits the passage of signals through the first element AND 1. At the same time, the signal from the trigger output that is output 18 failure of monitored information, stops the supply of pulses and information from the monitored object, respectively, to the clock input 15 of the monitored element and the monitored information.
онный вход 4, а также свидетельствует о наличии неустойчивого сбо в контролируемой информации.On-line input 4, and also indicates the presence of an unstable failure in the controlled information.
Код с выхода первого блока 7 сравнени записываетс во второй регистр 10, с выхода которого поступает на первый вход блока 11 индикации . На второй вход блока 11 индикации поступает код с выхода второгоThe code from the output of the first comparison unit 7 is recorded in the second register 10, from the output of which is fed to the first input of the display unit 11. To the second input of the display unit 11 receives the code from the output of the second
12696561269656
счетчику - При этом блок II индикации показывает номера зар дов элемента и номер самого элемента информации , по которому зафиксирован 5 неустойчивый сбой,to the counter - At the same time, the display unit II shows the numbers of the charges of the element and the number of the information element itself, according to which 5 unstable failure was recorded,
По сравнению с устройством-прототипом , предлагаемое устройство обладает повышенным быстродействием, и обеспечивает фиксацию неустойчивого сбо на временном интервале.Compared with the device-prototype, the proposed device has a high speed, and ensures the fixation of an unstable failure on a time interval.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833616986A SU1126965A1 (en) | 1983-07-08 | 1983-07-08 | Device for detecting and recording instable faults |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833616986A SU1126965A1 (en) | 1983-07-08 | 1983-07-08 | Device for detecting and recording instable faults |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1126965A1 true SU1126965A1 (en) | 1984-11-30 |
Family
ID=21072679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833616986A SU1126965A1 (en) | 1983-07-08 | 1983-07-08 | Device for detecting and recording instable faults |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1126965A1 (en) |
-
1983
- 1983-07-08 SU SU833616986A patent/SU1126965A1/en active
Non-Patent Citations (1)
| Title |
|---|
| ,1. Авторское свидетельство СССР № 498619, кл. G 06 F П/22, 1974. 2. Авторское свидетельство СССР № 920732, кл. G 06 F 11/22, 1979 (прототип). * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3883729A (en) | Time multiplex frame correlation device | |
| US3571806A (en) | Variable-speed line adapter for synchronous transmissions | |
| US3688200A (en) | Automatic clock pulse frequency switching system | |
| KR19980069562A (en) | Power Suspension Processing Unit | |
| KR100494114B1 (en) | Timer circuit | |
| SU439936A1 (en) | Cycle sync device | |
| SU1541612A1 (en) | Device for registering unstable failures | |
| KR940011488B1 (en) | Device for deriving a synchronizing signal | |
| SU1539724A1 (en) | Device for measuring time intervals | |
| SU1381509A1 (en) | Logical block controller | |
| SU1211821A1 (en) | Program time relay | |
| SU1462291A1 (en) | Device for determining extreme values of number sequences | |
| SU1085005A2 (en) | Cyclic synchronization device | |
| KR100206906B1 (en) | Timer/counter circuit | |
| SU1259274A1 (en) | Multichannel interface for linking information sources with computer | |
| SU1251055A1 (en) | Synchronizing device | |
| SU853671A1 (en) | Device for checking reproduction signal phase distortions | |
| KR930002893Y1 (en) | Synchronous detection circuit | |
| RU1789985C (en) | Analog signals identificator | |
| SU660290A1 (en) | Arrangement for synchronizing pulse trains | |
| SU746895A1 (en) | Device for synchronizing monitor and standard digital signals | |
| SU1629969A1 (en) | Pulse shaper | |
| SU445978A1 (en) | Finite Pulse Sequence Generator | |
| SU1485387A1 (en) | Time interval extremum meter | |
| SU1388872A2 (en) | Device for registering unstable failures |