SU674051A1 - Устройство дл решени систем алгебраических уравнений - Google Patents

Description

I

Изобрете1ше относитс  к области гибридной вычислительной технике и может быть использовано в составе цифровых вычислительных маишн , а также автономно дл  быстрого решени  систем алгебраических уравнений с высокой (цифровой) точностью.

Известно устройство дл  решени  систем алгебраических уравнений общего вида с въшокой точностью if.

В известном устройстве используетс  метод последовательного укрупнени  масштаба., Исходна  система уравнений в этом устройстве решаетс  итерационно. Решение нащ1наетс  при некотором первоначальном масштабе, в результате получают некоторое приближенное решение Хю, Xjo. .... по .Далее масштабируют задачу перенос  центр области в точку Хю, Xjo, «-.Дпо и выбира  в качестве масштабного множител  6:

. i f,2,...n .

Представление задачи в новом масштабе выполн етс  оператором. Полученное очередное приближение используетс  в качестве нового центра области решени . Вь ислени  прекращаютс , когда нев зки в уравнени х достигают заданной величины, К недостаткам этого, устройства следует отнёсши сравнительно большие затраты времени на наст}юйку нелинейных блоков на каждой итерации, а т;акже аппаратурную сложность.

Известно также устройство, содержащее цифровой блок вь1числени  переменных, первый вьь ход которого подключен через  чейки пам ти к первой группе входов аналогового блока вычислени  приращений (2.

Устройство обеспечивает цифровую точность вычислешш. Однако техническа  реализаци  в этом случае требует от аналогового блока вычислени  приращенйй существенной перестрой-,

5 ки структурь : на первой итерации она решает нелинейную систему, а на последующих (вые- . ших) итераци х - линейные системы. При выполнении ка1ждой из высших итераций в аналоговом блоке вычислени  приращений происходит перестройка матрицы Якоби исходной системы , т.е. аналогова  модель, помимо нелинейных устройств дл  решени  системы, должна содержать большое количество кодоуправл емых

элементов с длиной разр дной сетки (10-12 двоичных разр дов). Вычисление матрицы Якоби на каждой итерации производитс  цифровым блоком в йчИслени  переменных, что св зано с большими затратами времени.

Таким образом, устройству присущи сложность аппаратной реализации и малое быстродействие .

Целью изобретени   вл ютс  упрощение устройства и повышение его быстродействи .

этого в устройство До  рёйгенй . систем алгебраических уравнений дополнительно введе , йй rt сз мматоров, п  чеек пам ти, дае группы йз 11| ШШЙ ута4орШ;Ti операционных усилите лей , f TrtpHCTefTOl,ttpH4RWBb Xoj(каждого .i-ro О l-j-n) сумматора соединен с соответс . вуюшим входомвторой группы входов аналогового блокавЬ1ЧислеН11Я приращени , выходы коfojiorqподключены ; входам п операционных усилителей, выход i-го операционного усилител ;сое )№Нён с соответствующим входом группы входов цифрового блока вычйсй Ж  ЖрмВ ных с информационными входами i-ro коммутатора первой группы и i-rokOMWytatopa BTt)рои группы, выходы 1-х коммутаторов первой и второй rpyitn йбдйлГоченЫ cooTSetctBeHHO к первому и второму входам 1-г6сумматора, управл ющий вход i-ro коммутатора первой групПЬ1 соединен с выходом т иттёра, yiiрщл ющий вход i-ro коммутатора второй груп Шгпбдключён к инверсному выходу fpHrrefia; второй выход цифрового блока вьпислейи  пе ремеййых соёдййёй ерезсчёШГ7сС)входом триг гера и Через дополнительные  чейки пам ти с третьими входами п сумматоров, . На чертеже представлено предаагаемое устрой ство дл  решешг  систем алгебраических уравнещл блок-схема . Устройство содержит цифровой блок 1 вы- числени  переменных, аналоговый блок 2 вычислени  приращений,  чейки 3 пай ти, п операционных усилителей 4, п сумматоров 5, первую группу из п коммутаторов 6, вторую группу из п коммутаторов 7, п дополнительных  чеек 8 пам ти, триггер 9, счетчик 10. Входом устройства  вл етс  вход 11, ;а;вь1хОД6м - выход 12 цифрового блока вычислени  переменных. Предлагаемое устройство работает следующим Образом,. . - --- -f -,,.:;, На aнaлol o 7 блоке Тв1ШШШ  1п|ирШ1ё НИИ устанавливаетс  (набираетс ) схема, моделирующа  исходную систему. f(x) о-,.:-: .::;--;-(15- . Счетчик 10 по сигналам от цифрового блока 1 вычислени  переменных на первой ктерадаи записьшает в триггер 9 единицу, а на второй и госледующих итераци х - нули. Сумматоры 5 по входам, содержащим коммутаторы 6, выполн ют суммирование с единичным козффициентом , а по входам с коммутаторами 7 с коэффициентом О (3 U ,

На первой итерации триггер 9 находитс  в

единичном состо нии, на его пр мом выходе

Имеетс  высокий потенциал, коммутаторы 6 замкнуты, коммутаторы 7 разомкнуты. В  чейки пам ти 3, 8 записаны нули. Устройство на первой итерации решает систему: f (Yi) 0.(2)

Решение системы (2) yj считываетс  с выхс1дов операционных усилителей 4 и вводитс  через входы цифрового блока 1 вычислени  пе-. ременных. Цифровой блок вычислени  переменных вьтолн ет демасштабирование решени  уц

В результате определАетс  решение исходной , системы (1):

XI ,: -(3) . ,

где MO - масштабный коэффициент первой итера11 ,Ии, Решение X, записываетс  в пам ть цифрового бло:ка вьгйслени  переменнБк. На второй итерации цифровой блок вычислений пёрёШНнь1Х Определ ет нев зки: , .Ei -f (X,) . :(4): и производит их масштабирование: l,M,g,,-. (5) ;.. где MI - масштаб второй итерации. Величины А запйсьШаютс  н  чейки 3 пам ти, в  чейки 8 занос тс  величины у| MoXj. Триггер 9 на вЫСшиХитерйЦй х находитс  в нулевом состо нии , коммутаторы 7 замкнуты, коммутаторы 6 разомкнуты. Аналоговый блок вьмислеш  приращений и операвдоннЫе усилители решают систему: .. ; f (у, +18Ду, Д,, решение которой Ду, вводитс  в цифровой блок вычислени  переменнь х, демасшабируетс : , Дх, Mf Ду1, () пОСле Чего определ етс  новое решение: хг X, + ДХ1 .(8) Дальнейшие вьийслени  производ тс  по схеме второй итерации с использованием формул, аналогичных (4-8). На .т-и Итерации вычисл ютс  и записываютс  в  чейки 3 пам ти величины (xm),(9) . .;; где Мщ- масштаб т-й итерации, в  чейки 8 пам ти цифровой блок вычислени  переменных заносит величины: .. у МоХп,. . (10) Аналоговьш блок вычислени  приращений и опё р1ешают уравнение: (Уп1 + ДУт J - и. Поправки Дут ввод тс  в цифровой блок вьгчислени  переменных, которьй их демасщтабирует: Ах«, ,(12) и вычисл ет m -н 1 е приближение решени : . Хт+ т + Дхт-(53) Поправки ДУ на выходе операционных усилителей 4 по вл ютс  в св зи с ,тем, что в