SU742974A1 - Устройство дл моделировани линейных динамических систем - Google Patents

Description

1

Изобретение относитс  к аналого-, вой вычислительной технике и может быть использовано в качестве специализированного аналогового процессора гибридной вычг слительной систек-и дл  моделировани  разнообразных динамических систем и объектов, а также в системах автоматической обработки результатов наблюдений, работающих в реальном масштабе времени ,

Известны устройства, предназначеннгле дл  моделировани  линейных систем и объектов по их динамическим характеристикам,, которые могут быть получены экспериментальным или расчетным путем 1.

Известное устройство лредставл ет собой динамический линейный преобразователь , содержащий решающие блоки на операционных усилител х, с помощью которых моделируетс  известна  динак-мческа  или передаточна  функци  системы, и который по заданному входному воздействию позвол ет определить выходной сигнал системы.

Наиболее близким по технической сущности к предлагаемому  вл етс  .моделирующее устройство, содержащее генератор импульсов, блок пам ти , блок резисторов, моделирующих весовую функцию, и блок сумматоров, который по зЕщанной динамической характеристике линейного стационарного объекта и входному сигналу Z(t) позвол ет находить выходной сигнал U(t), который в общем случае может быть представлен в виде:

10

/K(t-t)2Ct)dt-U(t,

-где K() - импульсна  переходна 

функци , короче;импульсна  функци  объекта 2.

15 Однако на практике весьма часто приходитс  решать задачу в обратной постановке, когда дл  объекта известна функци  K(t) и известен выходной сигнал U(t), а требуетс  определить

20 соответствующее входное воздействие Z(t), Така  задача  вл етс  существенно более сложной,и не может быть решена с помощью известного устройства, Цель изобретени  - расширение функ25 циональных возможностей устройства. Дл  достижени  цели в устройство дл  моделировани  линейных динамических систем, содержавшее генератор импульсов , выход которого соединен с переключающим входом распределител  иМпульсов, выходы которого соединены соответственно с управл ющими входами блока пам ти, выходы котог Р0ГО соединены соответственно с первс1й группой .входов блока сумматоров в-Сора  группа входов которого подклю соответственно к горизонтальнЦм шинам резисторной -сетки, и коммутатор , дополнительно введены управ лйющий регистр, функциональный преоб ра;зователь, дополнительна  резисторна;  сетка, блок интеграторов и блок с внени , причем выходы распределиTdnH импульсов через управл ющий реги стр соединены соответственно с упра|вл юи1ими входами коммутатора, инфс рмационные входы которого соединимы соответственно с вертикальными шинами дополнительной резисторнрй сетки, а выходы коммутатора сое;: инены соответственно со входами 6jioKa интегратора, выходы которого пс(дключены соответственно к вертик льным ши:нам резисторной сетки, соответственно соединенным с первой группой входов блока сравнени , ко Вйорой грушше входов которого подклю соответственно горизонтальные шИ;Ны дополмштельной резисторной сетки; , соединенные соответственно с вы хсздами блока сумматоров, причем первь й и второй информационные входы сравнени   вл ютс  входами устройства, а выход блока сравнени  соединен с первым управл ющим входом ге:нератора импульсов, второй управл Ю14ИЙ вход которого  вл етс  запускаюи им входом устройства, и выход гене ратора импульсов соединен со входом фу нкционального преобразовател , вы ход которого св зан с объединенными информационным - входами блока пам ти Изобретение по сн етс  чертежом, Устройство содержит генератор им пульсов 1, функциональный преобразователь 2, распределитель импульсов 3, управл ющий регистр 4, блок пам ти 5, блок сумматора 6, резисторна  сетка 7, дополнительна  резисторна  сетка 8, коммутатор 9, блок интеграторов 10, блок сравнени  11, первый и второй входы устройства 12 и 13, Св зи блоков в устройстве осуществл ютс  системами шин-магистрал ми, Входы устройства 12 и 13 служат дл  задани  известных уровней погреш ности импульсной функции К(t) и выходного сигнала U(t), Резисторна  сетка 7 моделирует заданную импульс ную функцию K(t), дополнительна  ре зисторна  сетка 8 реализована анало гично основной, с тем.отличием, что выходы ОСНОВНОЙ резисториой сетки служат входами дополнительной и наоборот . Число  чеек в каждом блоке устройства определ етс  з-аданным уравнением дис;кр тизации- временной . переменной t, t- 1дС, ,2,,,.п. Без ограничени  обшности- полагаем K(t) на всем интервале изменени  независимой переменной t. Устройство работает следующим образом , В исходном состо нии  чейки распределител  3, регистра 4, блока пам ти 5 хран т нулевую информацию, конденсаторы в цеп х обратной св зи интеграторов 10 зар жены до напр жений , уровни которых определ ютс  некоторым начальным приближением к искомому решению Z(t} (в частности, это может быть нулевой вектор), Ключи коммутатора 9 разомкнуты и св зь между дополнительной резисторной сеткой 8 и блоком интеграторов 10отсутствует. Работа устройства начинаетс  приходом сигнала Пуск, по которому генератор 1 вырабатывает импульс,по .ступсиощий на вход распределител  3 и вход функционального преобразовател  2 , При этом на выходе первого канала распределител  3 по вл етс  , котора  устанавливает в состо ние 1 первый разр д регистра 4, Импульс с выхода распределител  3 поступает также на управл ющий вход первой  чейки пам ти блока 5, обеспечива  тем самым запоминание значени  сигнала U(t), вырабатываемого функциональным преобразователем 2, С выхода первой  чейки пам ти значение U(t-f) поступает на вход первого сумматора блока б, Одновременно с этим i на выходе первого разр да регистра 4 замыкает первый ключ коммутатора 9, что приводит к началу переходного процесса в устройстве, цель которого найти такое приближенное значение Z (t) , которое позвол ло бы восстановить известное значение U(t) с заранее заданной погрешностью. Назначение блока сравнени  11 в переходном процессе - согласовать точность образуемого на выходах интеграторов 10 решени  Z(©) с уровнем погрешности исходной информации. Дл  этого на входы блока сравнени  помимо уровней погрешностей поступают значени  решений 2(9) и сигналы рассогласовани , образуемые на выходах сумматоров блока 6, Когда требуемый.уровень точности получаемого решени  оказываетс  достигнутым , блок сравнени  11 формирует сигнал окончани  интегрировани  на данном такте. С выхода блока 11на первый управл ющий вход генератора 1 поступает импульс, который по своему действию аналогичен сигналу Пуск, Генератор 1 вырабатывает очередной импульс, поступающий на входы функционального преобразовател  2 и переключающий вход распределител  3, При этом по вл етс  импульс на втором канале распределител  3, что приводит к установке в состо ние I Второго разр да регистра 4, и разрешает запись текутего значени  сигнала U (tg) функционсшьного преобразовател  2 во вторую  чейку блока пам ти 5. Одновременно с этим 1 на выходе второго разр да регистра 4 замыкает второй ключ коммутатора 9, что приводи , к началу нового цикла интегрирова .ни . При этом начальными услови ми дл  первого интегратора блока 10 служит значение искомой переменной 2(ti) , полученное в конце предыдущего цикла.

Процесс решени  заканчиваетс  после завершени  п циклов работы устройства. При этом на выходах интеграторов блока 10 фиксируютс  значени  вектора Z(t), согласованные с заданным уровнем погрешности исходной информации.

Далее, при необходимости процесс решени  можно организовать с заданной частотой периодизации.

Таким образом,, выполнение устройства в соответствии с изобретением позвол ет расширить функциональные возможности известных устройств и может быть использовано в автоматических системах обработки экспериментальной информации, работающих в реальном масштабе времени,

Claims (2)

1.Кириллов В.В., Моисеев B.C.

0 Аналоговое моделирование динамических систем,. Л., Машиностроение, 1977, с,117-129,

2.Авторское свидетельство СССР 384108, кл. G 06 G 7/48, 1971 г, (прототип)..

:

-Т™

««..ем-та™

Е

-КН