SU368627A1 - УСТРОЙСТВО дл АВТОМАТИЧЕСКОГО ОПРЕДЕЛЕНИЯ ОПТИМАЛЬНЫХ ПАРАМЕТРОВ ПОРОГОВОГО ЭЛЕМЕНТА - Google Patents

Description

1

Устройство относитс  к средствам вычислительной техники и автоматики, может быть использовано дл  синтеза оптимальных структур пороговых элементов (ПЭ), а также дл  решени  задач распознавани  образов.

Известно устройство дл  автоматического определени  оптимальных параметров ПЭ. Настройка его на оптимальную структуру ПЭ, реализуюш;ую заданную функцию, достигаетс  благодар  наличию в схеме блока поиска минимума, который последовательно во времени анализирует взвешенные суммы дл  каждого набора переменных, на которых определена заданна  функци , внутри любого цикла перебора входных ситуаций. Под входной ситуацией здесь понимаетс  совокупность значений физических величин, приводима  в соответствие каждому набору переменных из области определени  функции таким образом, что значение г-ой физической величины пропорционально переменной х,. Анализиру  внутри каждого цикла перебора входных ситуаций взвешенные суммы дл  различных наборов , блок минимума управл ет ключами, через которые на входы интегрирующих звеньев в течение одного цикла подаетс  только та входна  ситуаци , дл  которой взвешенна  сумма была минимальна внутри этого цикла. В общем случае в каждый момент существует несколько входных ситуаций, которым соответствует минимальна  внутри цикла взвешенна  сумма. В известном устройстве из таких входных ситуаций дл  подачи на вход интеграторов выбираетс  только одна.

Исполнение известного устройства в быстродействующем варианте получаетс  путем введени  в него такого количества сумматоров, которое равно числу наборов из области оиределеии  функции. Это приводит к тому, что

в любой текущий момеит времени на выходах всех сумлгаторов одновременно присутствуют сигналы, пропорциональные взвешенным суммам всех наборов из области определени  функции. Вместо последовательного анализа

на минимум в данном варнанте устройства ведетс  параллельный анализ, выполн емый параллельным блоком минимума. Последний представл ет собой устройство с одинаковым числом входов П соответствз-ющпх их выходов

(равным числу наборов из области определени  функции). Функционирует он таким образом , что из всех его выходов возбуждаетс  ток, который соответствует входу с минимальным в данный момент сигналом. Если на нескольких входах присутствуют минимальные (одинаковые) сигналы, возбуждаетс  только один (любой) из соответствующих этим входам выход. Следовательно, параллельный блок минимума состоит из двух частей: комбннационного блока минимума п блока выбора

одного вектора. Комбинационный блок минимума имеет количество входов, равное числу сумматоров, и столько же выходов. При этом в данном блоке возбуждаютс  все выходы, соответствующие тем входам, на которые подаютс  минимальные (одинаковые) сигналы, каково бы ни было их количество.

Блок выбора одного вектора имеет одно и то же число входов и соответствующих им выходов (равное числу функции), причем входы его подсоединены к выходам комбинационного блока минимума, а выходы управл ют ключами, через которые входные ситуации, записанные в блоке пам ти, могут подаватьс  на входы интеграторов. Блок выбора одного вектора довольно сложен, так как его реализаци  сводитс  к построению устройства, где необходима блокировка всех возбужденных выходов комбинационного блока минимума, кроме одного (любого).

Цель изобретени  - повыщение быстродействи  и упрощени  конструкции устройства. Достигаетс  она тем, что в предлагаемое устройство введено дополнительно S-1 каналов, состо щих из множительных блоков, подключенных ко входам сумматоров, и блок определени  центра т жести векторов, причем входы блока определени  центра т жести векторов подключены к выходам ключей, а выходы- ко входам интеграторов, выходы которых подключены к соответствующим множительным блокам каждого канала, а выходы сумматоров каждого канала подключены ко входам блока поиска минимума.

Центром т жести q векторов, имеющих каждый размерность п, называетс   -мерный вектор , координаты которого определ ютс  следующим образом:

ч

2W

-

х,

где г 1,2,...,«; / 1,2,...,9; у/ - г-а  координата /-го вектора;

Xi - t-а  координата вектора центра т жести q векторов.

В предложенном устройстве возможна ситуаци , когда открыто одновременно несколько ключей. Но теперь через ключи входные ситуации из блока пам ти поступают не на интеграторы , а на блок определени  центра т жести . Назначение нового блока - вычисл ть дл  подачи на вход интеграторов набор сигналов , соответствующий вектору центра т жести нескольких векторов (наборов), взвещенные суммы на которых в данный момент одинаковы и минимальны. В этом случае корректировка текущего вектора структуры происходит в любой момент с учетом совокупности всех худщих ситуаций (всех наборов с минимальными взвешенными суммами), а не одного из многих равноценных векторов. Поэтому траектори  движени  к оптимальному вектору оказываетс  более короткой. Кроме того, блок определени  центра т жести нескольких векторов (наборов) проще блока выбора одного вектора (набора). Таким образом, введение блока определени  центра т жести позвол ет упростить устройство благодар  упрощению требований к блоку минимума (возможность иметь возбужденными все выходы, соответствующие минимальным сигналам на

входе) и повыщению его быстродействи .

На фиг, 1 изображена блок-схема быстродействующего устройства дл  нахождени  оптимальных параметров ПЭ, реализующего функцию от п-1 переменных, заданную на

5 наборах; на фиг. 2 - фрагмент принципиальной схемы устройства с использованием блока выбора одного вектора; на фиг. 3 - фрагмент принципиальной схемы устройства с использованием блока определени  центра

т жести.

Устройство содержит п интеграторов /j (, 2,..., п), S-n множительных устройств 2ц, S сумматоров 3j (/ 1, 2,..., 5), блок поиска минимума 4, блок пам ти входных ситуаций 5, S ключей 6j (, 2,..., 5) и блок определени  центра т жести 7. В данном случае л-ный интегратор соответствует порогу. Порог Б устройстве рассматриваетс  как частный случай одного из входов ПЭ, вес которого,

подобно весам других входов, измен етс  в процессе нахождени  оптимальной структуры ПЭ, но входной сигнал, имеющий данный вес, всегда равен единице.

Выход каждого из интеграторов li соединен

со входами множительных устройств 2ц. Вторые входы множительных устройств соединены с п выходами блока пам ти 5. Каждый из сумматоров 3j имеет п входов, которые соединены с   множительными устройствами 2цЗдесь индекс / означает, что выход множительного устройства соединен с одним из входов /-ГО сумматора и что второй вход множительного устройства соединен с выходной щиной блока 5, соответствующей /-ому набору.

Индекс i при обозначении множительного устройства показывает, что первый его вход соединен с выходом i-ro интегратора и что соединенна  с его вторым входом выходна  щина блока 5 соответствует в /-ом наборе переменной под номером i.

Выходы всех сумматоров соединены с 5 входами блока 4.

Каждому входу блока 4 соответствует свой выход. Блок поиска минимума функционирует

таким образом, что из 5 его выходов всегда возбуждены те, которые соответствуют входам с минимальными сигналами. В качестве комбинационного блока поиска минимума 4 может быть использована, например, диодна 

схема совпадени  на S входов дл  положительных сигналов (схема «И), обща  точка которых подсоединена к инвертирующему усилителю с коэффициентом передачи, равном единице, в сочетании с 5 нуль-органами с двум  выхода ш каждый. Первые входы этих

нуль-органов объединены и соединены с инвертирующим усилителем, а вторые подключены к соответствующим щинам входных сигналов в блоке 4. Все S выходов блока 4 соединены с управл ющими входами соответствующих ключей 6j (, 2,..., S), каждый из которых коммутирует одну из входных ситуаций, записанных в блоке пам ти 5, на входы блока определени  центра т жести 7. Блок пам ти 5 имеет S групп выходов по п щин в каждой группе. По /-ОЙ группе выходных щин через ключ 6j, управл емый /-ым выходом блока 4, на входы блока 7 подаетс  входна  ситуаци , соответствующа  /-ому набору, вход щему в область определени  заданной функции . В качестве блока пам ти входных ситуаций могут быть использованы запоминающие устройства на триггерах, наборные нол  с коммутацией и др.

Входы блока определени  центра т жести 7 соединены через ключи 6j (1, 2,..., S) с выходами блока пам ти 5, а выходы его подключены ко входам интеграторов /;. В качестве блока определени  центра т жести векторов 7, выиолн ющего суммирование и деление , могут использоватьс  простые суммирующие цепи на резисторах, питаемые источником посто нного тока. Ключ 6 представл ет собой устройство дл  коммутации по одному управл ющему сигналу набора из п входных щин с соответствующим набором из п выходных шин.

В блоке пам ти 5 предварительно записызаютс  все входные ситуации, соответствующие входным наборам, на которых определена заданна  функци . После подачи на схему питани  возбуждаетс  один или несколько выходов блока минимума 4 в зависимости от начальных условий интегрировани . При этом открываетс  один или несколько ключей 6j, и на вход блока определени  центра т жести 7 поступает одна или несколько входных ситуаций , записанных в блоке пам ти 5. При этом блок 7 формирует набор сигналов, соответствующий вектору (набору) центра т жести зсех входных векторов (наборов), присутствующих в данный момент на его входах, и подает его на входы интеграторов 1г. В процессе интегрировани  мен ютс  выходные сигналы интеграторов, которые представл ют собой веса |г порогового элемента, и, как следствие этого, становитс  иным соотношение выходных сигналов сумматоров 3j, которые оказываютс  пропорциональными взвешенным суммам на соответствующих наборах в любой момент времени. В соответствии с количеством и местом минимальных сигналов на выходе блока 4 мен ютс  количество и номера его возбужденных выходов и соответствующих им открытых ключей 5,-, что, в свою очередь, вызывает смену набора сигналов, вырабатываемого в блоке определени  центра т жести 7 и подаваемого на входы интеграторов /. Выходные сигналы последних измен ютс ,до тех пор, пока они не приобретут значений,

пропорциональных весам оптимальной структуры ПЭ, реализующего заданную функцию. С этого момента на входах интеграторов / наборы сигналов мен ютс  таким образом, 5 чтобы поддерживать достигнутое состо ние. Так как в данном устройстве набор сигналов , воздействующий на интеграторы, в любой момент вырабатываетс  с учетом всех худших наборов, траектори  движени  текущего вектора структуры к оптимальному оказываетс  короче, чем дл  случа  корректировки текущего вектора структуры по одному КЗ худших наборов. Поэтому врем  нахождени  оптимальных параметров ПЭ в предлагаемом устройстве оказываетс  меньше, чем в известном.

На фиг. 2 и 3 показаны принципиальные схемы соответствующих друг другу частей устройств - известного (фиг. 2) и предлагаемого (фиг. 3). Не показанные на этих фигурах части устройств друг от друга не отличаютс .

На фиг. 2 изображены блок поиска минимума 4, блок выбора одного вектора 8, ключи 6j,

5 коммутирующие наборы на вход интеграторов (последние на схеме не показаны), блок пам ти , чью функцию выполн ют переключатели HI-Пв, и S пар шин UIj (, 2,..., 5), к которым , образу  п суммирующих цепочек, подсоединены резисторы 9. Последнне соедин ютс  с шинами таким образом, что при подключении к источнику напр жени  -U через ключ 6j /-ОЙ шины с индексом «+1 или «-1 (это означает, что в блок пам ти занесено

5 значение функции на /-ом наборе, равное +1 или -1) в суммирующих точках всех суммирующих цепей оказываетс  входна  ситуаци , соответствующа  /-му набору в пр мом или обратном коде соответственно. С помощью

0 напр жени  -f U через резисторы 10 в суммирующие точки задаетс  посто нное смещение, благодар  чему входные ситуации оказываютс  представленными в симметричном базисе + 1; -1. Такое схемное рещение выборки

5 из блока пам ти входных ситуаций оптимально в том смысле, что каждый из ключей 6} (1 1, 2,..., 5), предназначенный пропускать п-мерную входную ситуацию, оказываетс  эквивалентным одному релейному контакту.

0 Рассмотрим теперь схему на фиг. 3. Из сравнени  ее со схемой на фиг. 2 видно, что в предлагаемом вместо источника напр жени  -и стоит источник тока -/, ко всем наборным щинам подсоединены резисторы 11, вторые концы которых св заны с общей шиной (землей), и ключи 6j управл ютс  непосредственно выходами блока -#. Резисторы//уравнивают нагрузку всех 2s наборных шин (до этого наборные шины имели неравномерную

0 нагрузку из-за разного количества подсоединенных к ним одинаковых резисторов 9). Уравненные по нагрузке наборные шины вместе с суммирующими цепочками на резисторах 9, питаемые источником посто нного то5 ка -/, представл ют собой в совокупности

блок определени  центра т жести. Если открыт один из ключей 6, то на соответствующей ему наборной шине возникает посто нное напр жение -Uo, одинаковое дл  всех шин

/- ВЯОХ АЯИНЬОХЭП М KHH3hOirr IDOU ХМ ЭЙЬЛЮ а

по одной. Но так как блок поиска минимума 4 может открыть одновременно q ключей 6j (1(), к источнику тока -/ могут одновременно подключитьс  q наборных шин. При этом напр жение на каждой из подключенных шин в q раз меньше, чем -С/о.

В результате в каждой суммирующей цепочке происходит поразр дное суммирование токов всех возбужденных шип с одновременным делением этой суммы на количество возбужденных шин.

Правомочность использовани  дл  задапи  базиса (+1, -1) вместо (0,2) посто нного смещени  , не завис щего от количества возбужденных шин, доказываетс  следующими простыми преобразовани ми.

Если г-а  координата вектора центра т жести векторов, У{ , +1 -г-а  координата /-ГО вектора в симметричном базисе, 2/ 0 2 -f-а  координата /-го вектора в несимметричном базисе, который задаетс  реальной схемой (ключ 6j либо подключает шину к источнику тока -/, либо отключает

ее), то и следовательно,

i(z{-i) iz{

V } l

-

-1,

Л1 r

т. е.

дл  определени  в симметричном базисе t-ой координаты вектора центра т жести q векторов достаточно из значени  этой координаты, вычисленной дл  несимметричного базиса, вычесть посто нную, не завис щую от д, величину , равную единице, что и осуществл етс  в устройстве заданием посто нного смещени 

+ и.

Предмет изобретени 

Устройство дл  автоматического определени  оптимальных параметров порогового элемента , содержащее интеграторы, подключенные через множительные блоки ко входам сумматора, выход которого через блок поиска

минимума подключен к управл ющим входам ключей, соединенных с выходами блока пам ти входных ситуаций, отличающеес  тем, что, с целью повыщени  быстродействи , в него введено (S-1) каналов, состо щих из

множительных блоков, подключенных ко вхо1 аы сумматоров, и блок определени  центра т жести векторов, входы которого подключены к выходам ключей, а выходы - ко входам интеграторов, выходы которых подключены к

соответствующим множительным блокам каждого канала, св занным своими вторыми входами с соответствующими выходами блока пам ти входных ситуаций, а выходы сумматоров каждого канала подключены ко входам

блока поиска минимума.

i-i I-I

I

1

MJMl