SU549805A1 - Арифметическое устройство в системе остаточных классов - Google Patents
Арифметическое устройство в системе остаточных классовInfo
- Publication number
- SU549805A1 SU549805A1 SU1897840A SU1897840A SU549805A1 SU 549805 A1 SU549805 A1 SU 549805A1 SU 1897840 A SU1897840 A SU 1897840A SU 1897840 A SU1897840 A SU 1897840A SU 549805 A1 SU549805 A1 SU 549805A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- input
- inputs
- squares
- output
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
ко входу вида операций устройства, блок кодировани , блоки перекодировани , блок координатно-узловых трансформаторов и дешифратор групп тождественных базовых квадратов , входы которого соединены соответственно с выходом блока определени координат базовых квадратов, со вторым информационным входом устройства, с первыми выходами первого и вто,рого блоков перекодировани , с управл ющими входами устройства, выход - через последовательно соединенные первый блок ключей, блок кодировани и блок усилителей подключен к выходу устройства. Выходы первого и второго дешифраторов соединены соответственно со входами первого и второго блоков перекодировани , вторые выходы которых подключены соответственно ко входу второго блока ключей и входу блока формирователей . Информационный вход второго блока ключей соединен с первым информационным входом устройства, управл ющие входы - с управл ющими входами устройства. Выход блока ключей через первый блок элементов ИЛИ соединен с первым входом блока координатно-узловых трансформаторов, второй вход которого подключен к выходу блока формирователей, выход через второй блок элементов ИЛИ соединен со входом блока кодировани . Информационный вход блока формирователей соединен со вторым информационным входом устройства, управл ющие входы которого подключены к управл ющим входам блока формирователей. В устройстве достигаетс аппаратурпое совмещение трех арифметических операций в одной табличной схеме, сложность которой сравнима со сложностью схемы, реализующей операцию умножени . При реализации операции модульного умнож.ени используетс индексное преобразование вместе со свойствами симметрии и микроструктурными свойствами двухаргументных таблиц арифметических операций . Индексное преобразование позвол ет перейти от мультипликативного к аддитивному виду таблиц операции умножени , а использование микроструктурных свойств таблиц, обеспечивающих однозначность взаимного отображен1и зпачений функции между группами сходных квадратных табличных конфигураций, а также привести таблицы мультипликативного вида дл модулей т - 2, к таблицам, у которых структура квадратных конфигураций аддитивного вида. Комплексное использование индексного преобразовани и микроструктурных табличных свойств обеспечивает определение узловых значений арифметических таблиц как сложени , вычитани , так и умножени дл простых , составных и четных моделей по одному и тому же принципу. На фиг. 1 представлена схема устройства; на фиг. 2 - пример реализации отдельных узлов устройства; па фиг. 3 - таблица еложени -вычитани по модулю «27 с учетом перекодировки одного из операндов при операции вычитани с разбиением на базовые квадраты; на фиг. 4 - таблица умножени по модулю «27 с учетом перекодировки входных операндов с разбиением на базовые квадраты; на фиг. 5 - таблица умножени по модулю «32 с учетом перекодировки входных операндов с разбиением на базовые квадраты; на фиг. 6 - таблица соединений выходо: ключей (к) и формирователей (ф); на фиг. 7 - таблица номеров тождественных базовых квадратов в зависимости от вида операции по модулю «27. На фиг. 1 и фиг. 2 обозначены: дешифраторы 1, 2, информационные входы 3, 4 устройства , блоки 5, 6 перекодировани , блок 7 формирователей, блок 8 ключей 9, формирователи 10 блока 7, блоки //, 12 элементов ИЛИ, дешифратор 13 групп тождественных базовых квадратов, управл ющие импульсные входы умножени 14, сложени 15 и вычитани 16, управл ющие потенциальные входы умножени 17 и сложени -вычитани 18, диоды 19 элементов ИЛИ блока 11, первичные обмотки 20 трансформаторов блока 21 координатно-узловых трансформаторов, элементы ИЛИ 22 блока 12, кодовые шины 23 прошивки , блок 24 кодировани , блок 25 ключей, блок 26 определени координат базовых квадратов , управл ющий вход 27 вида операции, обмотки 28 считывани , блок 29 усилителей и выход 30 устройства. Блок 8 содержит группы из трех ключей 9, блок 7 - группы из двух формирователей по числу столбцов и строк базового квадрата. Св зи первичных обмоток координатно-узловых трансформаторов с ключами и формировател ми отражают диагональную структуру базового квадрата и выполнены в соответствии с таблицей на фиг. б. Число координатно-узловых трансформаторов соответствует числу неравнозначных состо ний базового квадрата, а число первичных обмоток зависит от числа равнозначных мест базового квадрата, принадлежащих одному из состо ний. Максимальное число первичных обмоток в коордипатно-узловых трансформаторах равно числу строк (столбцов) реализуемого базового квадрата. Конкретное число первичных обмоток соответствующего координатно-узлового трансформатора 20 (Тр 1-15), т. е. число равнозначных мест базового квадрата , принадлежащих одному из 15 состо ний, представлено в таблице на фиг. 6. Диоды 19, принадлежащие первичным обмоткам , включены в направлении, совпадающем с проводимостью открытых ключей 9, и используютс дл разделени управл емых цепей при прохождении импульсных сигналов в схеме. Вторичные обмотки координатно-узловых трансформато,ров 20 через диоды элементов 22 (число диодов определ етс числом узловых значений, подлежащих расшифровке выбранным состо нием; максимальное число диодов соответствует числу групн тождественных базовых квадратов, дл схемы по модулю 27 элементы содержат от 7 до 12 диодов) соединены соответственно с началами кодовых шин ирошивки 23 блбка 24. Диоды элементов 22 используютс также дл разделени управл емых цепей при прохождении импульсных сигналов в схеме и включены в направлении , провод щем дл ключей блока 25, с выходами которых соединены вторые концы кодовых шин 23.
Ключи блока 25 в провод щем состо нии подключают вторые концы кодовых шин 23 к общей замл -ной шине устройства. Входы ключей блока 25, реализующие трехвходовую функцию И, .и группа логичесиих элементов фу,нкп И10наль«о могут выполн ть роль дешифратора /5 групп тождественных базовых квадратов.
Блок кодировани 24 состоит из кодовых трансформаторов по числу двоичных разр дов результата операции, первичными обмотками которых вл ютс кодовые шины 23 прошивки, а вторичными - обмотки 28 считывани сигналов, соедин емые со входами усилителей блока 29 (фиг. 4, 5). Входы усилителей блока 29 подключаютс к выходу 30 устройства и св зываютс со входными цеп ми регистра дл результата операции (на фиг. 1 не показан).
Соедин вторичные обмотки координатноузловых трансформаторов с соответствующими кодовыми щинами прощивки можно получать на выходе усилителей двоичные коды состо ний в группе неравнозначных базовых квадратов.
Построение схемы устройства основано:
на диагональной структуре таблиц помодульных арифметических операций сложени , вычитани , умножени , выполненных с соответствующей перекодировкой входных операндов (на фиг. 3, 4, 5 приведены примеры наиболее сложных табличных структур составных модулей),
на микроструктурных свойствах таблиц однозначности взаимного отображени значений функции между группами сходных квадратных табличных конфигураций, начина с базового квадрата со стороной в 2 значени oneрандов и более,
и незначительности объема неравнозначных значений функции в пределах указанных табличных конфигураций.
Конкретна величина базового квадрата выбрана из оптимального схемного рещени , включающего минимизацию общих аппаратурных затрат и оптимального .разбиени между узлами схемы допустимого временного запаздывани .
Оптимальным базовым квадратом дл мащинного множества двоичнокодированных модулей (32, 31, 29, 27, 25) вл етс квадрат со стороной 2 (фиг. 3-5).
Всем неравнозначным узлам базового
квадрата присвоены соответствующие пор дковые номера состо ний.
Таким образом, кодирование всех узлов базового квадрата обеспечиваетс с помощью п тнадцати различных состо ний.
Используемые свойства табличной микроструктуры про вл ютс при этом в однозначности взаимных отображений соответствующих узловых значений дл разных групп базовых квадратов. Так первое значение узла базового квадрата 00-00 (фиг. 4), взаимно однозначно соответствует значени м 10 и 19 квадратов 00-01 и 00-10 соответственно, эти значени определены одним и тем же состо нием с номером 1. Тем же состо нием с номером 1 определ ютс значени узлов 0,8 базовых квадратов 00-00, 00-01 на фиг. 3 и т. д.
При схемной реализации единственного базового квадрата определение любого узлового значени таблиц модульных арифметических операций сводитс к поиску этого значени среди состо ний базового квадрата и к параллельной во времени расщифровке значени состо ни в зависимости от номера группы базовых квадратов (таблицы содержат тождественные базовые квадраты) и операции.
Объем реализуемых узловых значений таблиц помодульных операций при этом сокращаетс дл любого из модулей множества { 32, 31, 29, 27, 25 }. Кроме того, таблицы помодульных операций сложени и вычитани (с учетом перекодировки одного из операндов) идентичны.
Объем узловых значений дл каждой таблицы определ етс как 2 «;&,-, где а; - чис/ 1
ло состо ний базового квадрата (возможно и неполного), bi - число групп тождественных базовых квадратов с одинаковым числом состо ний (7,.
Таким образом дл табличного умножени по модул м j 32, 31, 29, 27, 25 } число узлов соответственно равно: 116, 54, 52, (11x5 55), 80 при числе полных узлов в таблицах 1024. 961, 841, 729, 625; дл табличного сложени вычитани по модул м { 32, 31, 29, 27, 25} число узлов соответственно равно: 60, 102, 96 (15 x5-t-10 X 1-f 5 X 1 90), 84 при числе полных узлов в таблицах: 1024, 961, 841, 729, 625 соответственно. Дл перестраиваемой помодульной схемы диапазон узловых значений определ етс 174-ь145 узлами.
Устройство работает следующим образом.
Наличие операндных кодов X т У на входах 3, 4 приводит в соответствующее активное состо ние дешифраторы / и 2, на единственном выходе каждого из которых по вл етс потен1ииал.
Через диоды блоков 5, 6 перекодировани потенциальные сигналы поступают на входы первых ключей 9 и первых формирователей 10 в группах, также операндные коды непосредственно со входов 3, 4 поступают на входы других ключей 9 и формирователей 10 в группах. Ключ 9 открываетс только при одновременном воздействии потенциалов и .управл ющего импульсного сигнала вида операции по входу 14 (выбор операции умножени ) либо по входу 15 (выбор операции еложени ), либо по входу 16 (выбор операции вычитани ). Формирователь 10 открываетс только при одновременном воздействии потенциалов и управл ющего потенциального сигнала вида oneрации по входу 17 (выбор операции умножени ) либо по входу 18 (выбор операции сложени -вычитани ). В первичной обмотке координатно-узлового трансформатора, включенного между единственпым открытым ключом 9 и формирователем 10, возникает токовый импульс. Одновременно рабочие потенциалы поступают с выходов блоков 5, 6 иа входы дешифратора 13 групп тождественных базовых квадратов, а также с входов 4 и 5 через блок 26 при наличии управл ющего сигнала вида операции в цепи 27. Единственный ключ блока 25 открываетс при одновременном воздействии рабочих потенциалов и разрешающего потенциала по входу 17 (выбор ключа блока 25 из группы ключей дл операции умножени ) либо по входу 18 (дл операции сложени -вычитани ). При выполнении операции умножени разрешающие потенциалы по входам 17, 27 по отношению к управл ющему импульсу по входу 14 поступают с упреждением. При выполнении операции сложени и вычитани разрешающие потенциалы по цеп м 18, 27 также подаютс с упреждением по отношению к управл ющим импульсам вида операции по цеп м 15 и 16 соответственно. Таким образом, импульс, возникший во вторичной обмотке выбранного координатноузлового трансформатора, только через один из диодов элемента 22 блока 12 и один кодовый провод прошивки 23 блока 24 проходит на общую земл лую шину через открытый ключ блока 25. Кодовые сигналы выбранного таким образом табличного результата модульного сложени , вычитани или умножени со вторичных обмоток кодовых трансформаторов блока 24 поступают параллельно на в.ходы усилителей блока 29. Формула -изобретени Арифметическое устройство в системе остаточных классов, содержащее дешифраторы, вход первого из которых соединен с первым информационным входом устройства, вход второго - со вторым информационным входом устройства, блоки ключей, формирователей, элементов ИЛИ, усилителей, отличающеес тем, что, с целью увеличени быстродействи и повышени коэффициента использовани оборудовани , в него введены блок определени координат базовых квадратов , вход которого подключен к первому информационному входу устройства,, управл ющий вход - ко входу вида операции устройства , блок кодировани , блоки перекодировани , блок координатно-узловых трансформаторов и дешифратор групп тождественных базовых квадратов, входы которого соединены соответственно с выходом блока определени координат базовых квадратов, со вторым информационным входом устройства, с первыми выходами первого и второго блоков перекодировани , с управл ющими входами устройства , выход - через последовательно соединенные первый блок ключей, блок кодировани и блок усилителей подключен к выходу устройства; выходы первого и второго дешифраторов соединены соответственно со входами первого и второго блоков перекодировани , вторые выходы которых подключены соответственно ко входу второго блока ключей и входу блока формирователей, информационный вход второго блока ключей соединен с первым информационным входом устройства , управл ющие входы - с управл ющими входами устройства; выход блока ключей через первый блок элементов ИЛИ соединен с первым входом блока координатно-узловых трансформаторов, второй вход которого подключен к выходу блока формирователей, выход через второй блок элементов ИЛИ соединен со входом блока кодировани ; информационный вход блока формирователей соединен со вторым информационным входом устройства, управл ющие входы которого подключены к управл ющим входам блока формирователей.
,- В..
/J
25Н24
ArVNX
2J
25
7 -
0
л- 1-5-12
7 - « Ш.-2-6-Ю
N-3-8-13- 15-16-17
-S:- -9-1 -18-20-21-227-10-J3
-t
/5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1897840A SU549805A1 (ru) | 1973-03-26 | 1973-03-26 | Арифметическое устройство в системе остаточных классов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1897840A SU549805A1 (ru) | 1973-03-26 | 1973-03-26 | Арифметическое устройство в системе остаточных классов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU549805A1 true SU549805A1 (ru) | 1977-03-05 |
Family
ID=20546692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1897840A SU549805A1 (ru) | 1973-03-26 | 1973-03-26 | Арифметическое устройство в системе остаточных классов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU549805A1 (ru) |
-
1973
- 1973-03-26 SU SU1897840A patent/SU549805A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3721976A (en) | Keyboard coding and interlock system | |
SU549805A1 (ru) | Арифметическое устройство в системе остаточных классов | |
JPS607808B2 (ja) | キ−入力回路 | |
US5491803A (en) | Response resolver for associative memories and parallel processors | |
US3400389A (en) | Code conversion | |
SU1596463A1 (ru) | Устройство дл преобразовани двоичного равновесного кода в полный двоичный код | |
RU2015575C1 (ru) | Вычислительное устройство | |
SU1401449A1 (ru) | Коммутационна сеть | |
SU871341A2 (ru) | Счетное устройство | |
SU463990A1 (ru) | Одноразр дный сумматор | |
SU437067A1 (ru) | Побайтный преобразователь из двоичного в двоично-кодированное остаточное представление | |
RU2022337C1 (ru) | Преобразователь параллельного знакоразрядного кода в дополнительный двоичный код | |
SU779998A1 (ru) | Преобразователь кодов | |
SU1160408A1 (ru) | Устройство дл сложени в системе остаточных классов | |
SU1264160A1 (ru) | Устройство дл вычислени систем логических функций | |
SU489266A1 (ru) | Устройство определени установленных соединений и выбора свободных соединительных путей в трехступенчатом коммутационном поле кроссового коммутатора | |
SU403048A1 (ru) | Цифро-аналоговый преобразователь | |
SU1136147A1 (ru) | Вычислительное устройство | |
SU1001086A1 (ru) | Устройство дл умножени по модулю | |
SU1128250A1 (ru) | Устройство дл сравнени чисел | |
SU733109A1 (ru) | Троичный реверсивный п-разр дный счетчик импульсов | |
SU378831A1 (ru) | Устройство для ввода информации | |
SU368627A1 (ru) | УСТРОЙСТВО дл АВТОМАТИЧЕСКОГО ОПРЕДЕЛЕНИЯ ОПТИМАЛЬНЫХ ПАРАМЕТРОВ ПОРОГОВОГО ЭЛЕМЕНТА | |
SU572781A1 (ru) | Преобразователь двоично-дес тичных чисел в двоичные | |
SU560222A1 (ru) | Устройство дл преобразовани двоичного кода в код гре и обратно |