SU616627A1 - Преобразователь двоичного кода в двоично-дес тичный (двоичнодес тично-шестидес тичный) код - Google Patents

Description

(54) ПРЕОБРАЗОВАТЕЛЬ даОИЧНОГО КОДА В ДЮИЧНО- ДЕСЯТИЧНЫЙ (ДВОИЮЮ-ДЕСЯГИЧНО-ШЕСГИДЕСЯГИРИЧНЫЙ) КОД

ющего сумматора, с первыми управл ющими входами регистра, селектора-мультиплексора, регистра сдвига соответственно, а также через генератор тактовых импульсов с вторыми утфав л ющими входами соответственно накапливающего сумматора, регистра и регистра сдвига, группа инффмацирнных входов которого  вл етс  первым информационным входом преобразовател , а выход младшего двоичного разр да

регистра сдвига соединен с третьим управл ющим входом накапливающего сумматора, информационные входы которого, перва  и втора  группы информационных входов комбинационного сумматора соединены с инффмационньши выходами регистра, входы которого подключены к выходам селектора мультиплексора, перва  группа входов которого соединена с выходами комбинационного сумматора, а втора  группа входов  вл етс  вторым информашкжньпм входом преобразовател , второй управЛЯЮ1ЦИЙ вход которого соединен с четвертым, управл ющим входом накапдншающего сумматора и )гарав.л ющим входом комбинационного сумматора, выходы котсрьк  вл ютс  выходами преобразовател .

На фиг. 1 дан преобразователь двоичного кода в двоично-дес тичный код; на фиг. 2 гфед: ставлена схема перестраиваемой комбинационной суммирующей тетрады.

П.еобразователь содержит генерак) тактовых импульсов ii регистр сдвига 2, первый шформа ц онный вход 3 преобразовател , накапливающий сумматор 4, селектор-мультиплексор 5, регистр 6, комбинационный сулшатор 7, второй инфс;)мацишный вход 8 преобразовател .

Принцип работы устройства заключаетс  в TOMi что каждому разр ду 1феобразуемого двоичного кода, начина  с младщего, формирую етс  его двоично-дес тичный или двоично-дес тичн (миестщ(ес тиричный эквивалент (в зависимости от прйзшака преобразуемого двоичного кода).

Формируемые эквиваленты последовательно суммируютс  в накапливающем о мматоре, в котором получаетс  преобразованный код, только в том случае, если сформированному экви . валенгу соответствует логическа  единица в соответствующем двричном разр де преобразуемого двоичного кода.

Каботу предлагаемого устройства рассмотрим на примере цреобразовани  двоичного кода радиан в двоичн6-дес тичногшествдес тирич ный код градусов, минут и секунд как более общего случа  по сравнению с преобразованием дйоичного кода в двоично-дес тичный код.

ПредпЬломсим преобразованию подлежит дев тнадцатиразр дный двоичньп код, макси- мальное представление которого - 3,1415.... радиан или 180°,

Цена младшего двоичного ра:ф да преобразуемого двоичного кода равна

180.60,60 1, 2359642714 . ч .

Р  : --,

Если ограничитьс  первыми семью цифра;ми , то максимальна  ошибка сост1авит 180°-1, 235964, () 0,15,т.е.меньщеодной секунды, Если допустима кака -то друга  о ибка 1фе образовани , то необходимо либо уменьшить , либо увеличить число значащих цифр в представлении цены мдидшего двоичного разр --. да.

Так как рассматриваетс  двоично-дес тично-шестидес тиричное преобразование, то соот-; ветсгвующш признак поступает на второй управл ющий вход устройства (вход Признак). По этому гфизнаку суммирующие тетрады, вход щие в состав сумматоров 4 и 7, соответствующие дес ткам секунд и, дес ткам минут, настраиваютс  на основание системы счислени , рав-; ное щести..

По сигналу Пуск, поступающему на первый управл ющий вход устройства, в сдвигающий регистр 2 по первьш информационнь1м вХодам устройства 3 записьшаетс  преобразуемый i двоичный код. Предположим, что в первые три младших двоичных сдвигающего perncfра 2 записан код 101. Одновременно с этим в регистр 6 через селектор-мультиплекс 4) 5, «по вторым информационньпл входам устройства 8, записываетс  ценамладшего двоичного разр да 1феобразуемого кода, т.е. вдело 000° 00 01 235964, представленное двоично-дес тич ць1м кодом

Кроме того, по сигналу Пуск накашшва ющий омматор 4 устанавливаетс  в нулевое состо ние , а генератор тактовых импульсов 1 начинает ф(м1фовать две серии кмпульсОв одинаковой частоты, сдвинутые во времени относ тельно друг друга. Сигналы втфой серии им- : пульсов могуГ, например,  вл тьс  инвертирован:ными сигналами 1Юрвой серии импульсов. %ссло ; импульсов, формируемых генератором тактовых импульсов 1 в каждой серии импульсов, дел ётс  разр)1диостью преобразуемого двоичного кода и равно дев тнадцати дл  приводимого гфимера.

Claims (3)

1. Рассмотрим состо ни  отдельньк частей устройства, возникшее под действием сигаала Пу(ж. В регистре 6 в виде двоично-дес тичного кода записана цена младшего разр да преобразуемого двоичного кода - число 000°00 01 23596 Так как выходы регистра 6 одновременно .соединены с первыми и вторыми входами комбинационного сумматора 7, то ча его выходах а соответственно на входах регистр 6 (через селектор-мультиплексор 5, который на все врем  преобразовани  соедин ет выходы ; комбинационного суммат(фа 7 с входами регнст: ра 6) возникает удвоенна  цена младщего двоOTHOro разр да - число 000°0002471928, т.е цена, соответствующа  второму двоичному разр ду преобразуемого KOjw. Выходы регистра 6 также соединены со входами накапливающего 1:умматора 4, т. е. цена младшего двоичного разр да гфисутствует на входах накапливающего сумматора 4. Так как в младшем разр де сдвигающего регистра 2 записана логичесжа  единица, то на входе запрета накапливающего суммат( 4 присутствует сигнал разрешени  сложени  сумматс ом 4. По пфвому сигналу, поступающему с витого выхода генератсфа тактовых импульсов 1, накапливающий сумматор 4 щ)оизводит сложшие цены младшего двоичного с нулем, а в регистр 6 записываетс  удвоенна  цена младшего двоичного . Следует atметить , что регистры 2 и 6 вьшолн ютс  на такт||фуемых триггфах с внутршней задержкой : (срабатывание триггеров происходит после ока  чани  действи  тактового сигнала). После ок Я1ча и  действи  первого сигнала, с выхо да гжератора тактовых импульсов 1 поступает сигнал, по которому содержимое регистра 2 сдви 1гаетс  на один в стора у младших разр дов , т. е. во втсфом разр де станет логическа  ещшица, а в первом - лшический иуль. Лоппеский нуль в младшем сдвигающего регистра 2 поступает на вход за1фета сложени  накапливающего сумматора 4 и запрещает его работу. Таким образом, в результате действй  второго сигнала со выхода генератора 1 в накапливающем сумматоре 4 остаетс  цена младшего двоичного разр да преобразу1гмого кода, а в регистр 6 запишетс  с выхо да комбинационного сумматора 7 учктв&реивгм ofsaa младшего двоичного разр да - число 000° со 04 943856, т.е. цена,. сЬответсгвующа  третьему двоивдому разр ду ; преобразуемого .кода. Затем, иод действием сигнала с первого выхода генфатора 1, содфжимое регистра 2 сдвигаетс  на один разр д в сторону младших, т. е. в младшем разр де станет логическа  единиш и т. д. Таким образом, младашй двоичный разр д сдвигающего регистра 2, в KotqOM записан пре образуемый код, рафешает (при иаличии в нем лсчгнческой единицы) накапливающему .сумматору 4 складывать последовательно формируемые (с помощью регистра 6 и комб1гааци( шого сум матсфа 7) цены двоичных раундов преобразуемого кода. Как видно из работы устройства, процесс црео азовани  занимает дев тнадцать (в соот .ветствии с разр дностью преобразуемого двоичного кода) периодов тактовой частоты, задаваемой генератором тактовых импульсов 1. В результате работы предлагаемснх) устройства в накапливающем сумматоре 4 фсфк1щ уетс  дво кчно-дес тично-шестидес тиричный код, т. е. код градусов, углов и минут. Как видно из описани  предлагаемого устройства , можно получить любую требуемую точность преобразовани . На фиг. 2 приведен пример возможной реализации перестраиваемых комбинационных суммирующих тетрад, вход щих в состав сумматс ов 4 и 7, поскольку накапливающий сумматор 4 может бьггь построен на основе комбинационного сумматора и регистров пам ти. Перестраиваема  суммирующа  тетрада 9 состоит из двух комбинационных сумматоров 10   11 на четьфе двоичных разр да, двух сепекторов-муга тш1лексоров 12 и 13, источника логических констант единицы и нул  14 и злементг ИЛИ 15. Выходы сумматсфа 10 соединены с первой группой входов сумматора 11, а также с первой группой входов селектора-мульТ1шлекс ( 12. Втора  группа входов селект замуш типлексора 12 соединша с выходами сумматс а И, втора  qpynna входов соедашена с выходили селектора-мультиплексора 13, первые и вторые гругаш входов которого соединены с источником логических констант единшо 1 и HyJM 14. Выход сигнала переноса сумматора 10, а так аналогичный выход сумматора 1 через злемеит ИЛИ 15 поступают на выход 16,  вл шпошс  выходом сигнала переноса рассматриваемой суммирующей тетрады 9. Кроме того, вьЕХод злемигга ИЛИ 15 соединен c шгрерсным и входами селектора-мультиплексора 12, у|фавл ш)щими соответственно подкшочением выходов сумматора 10 или выходов сумматора М, через селектор-мультиплекс 4 12, на выход 17 рассматриваемой суммирующей тетрады 9. Вход 18, управл ющий изM ieHiteM основани  системы счислени  рассматрнваемш суммирующей тетрады 9, соедини с и пр мым входами селектора-мультишюксора 13, управл ощими соответственно подключением первых шга вторых rpymi входов селектс -мультщшексора 13 на его выхощл. Пфва .19, втора  20 группы входов, а также вход 21 сшнала нероюса суммат(фа 10  вл ютс  входами рассматриваемой суммирующей тетрады 9.. Назначение отдельных схем, вход щих в соста:в ; пересматриваемой: сумм1фующей тетрады 9 следующее: сумматор 10 производит сложение кодов чисел, поступающих по входам 19 и 20; сумматор 11 корректирует двоичный код с выхода сумматора 10, если на выходе cjfMMaтора 10 сформировалс  двоичный код больше дев ти или больше п ти, в зависимости от того , настроена суммирующа  тетрада 9 по входу 18 на основание системы счислйш  дес ть или шесть; селектор-мультиплекссф 13, в зависимости от при:жака, подк1аочает на вход сумматора 11 или двоичный код ОНО - число 6 дл  дес тичной системы счислени , или код коррекции 1010 - число 10 дл  шестиричной системы счислени ; коды коррекции формируютс  от источника логических констант единицы и нул  14, в качестве которого может выступать источник питани  и соответственно его верхний и нижний уровни напр жени ; селектор-мультиплексор 12 подключает на выходы 17 суммирующей тетрады 9 выходы сумматора 10, а на врем  действи  сигнала переполнени , поступающего с выхода элемента ИЛИ 15, - выходы сумматора 11. Дл  большей нагл дности рассмотрим конкретный числовой пример. Пусть рассматриваема  суммирующа  тетрада 9 входит в состав комбинационного сумматора 7, подключенного к выходам регистра 6. Допустим, что суммирующа  тетрада 9 формирует код дес тков секунд (минут) при двоично-дес тично-щестидес тйричном преобразовании, о чем свидетельствует соот ветствующий признак на входе 18, поступающий с второго управл ющего входа устройства (вход Признак на фиг. 1). Пусть в процессе предыдущей работы в четырех двоичных разр дах ста тического регистра 6, соответствующих дес ткам секунд (минут) сформировалс  код 0100 - чиело 4. Этот код поступает на одноименные первые 19 и вторые 20 группы входов сумматора 10. Пусть также на вход сигнала переноса 21 суммат фа 10 поступает сигнал переноса с предыдущей младшей суммирующей тетрады, вход щей в состав комбинационного сумматора 7, соответствующей единицам секунд (лотнут). Тогда сумматор 10 формирует на выходе двоичный код 1001 - число 9. Сумматор 11 суммирует код 1001 с кодом коррекции 1010 - чиело 10, т. к. мы рассматриваем суммирующую тетраду 9, формирующую коды дес тков секунд (минут) и поэтому настроенную по входу 18 на основание системы счислени  щесть. Посколь ку результат сложени  сумматора И, равный 19, превышает число 15 - максимальное дес тичное число, которре может быть выражено четырьм  двоичными разр дами сумматора П, то последний формирует на выходе код ООП - число 3, а также сигнал переполнени , по которому се лектор-мультиплексор 12 подключает выходы сумматора 11 на выходы 17. Кроме того, сигналпереполнени  сумматора 11 через элемент ИЛИ 15 поступает на выход 16, фор мирующий сигаал переноса дл  следующей сум М1фующей тетрады,  вл ющейс  тетрадой единиц минут (единиц градусов). Таким образом, на выходе рассматриваемой суммирующей тетрады 9 формируетс  код ООП - соответствующий трем дес ткам секунд (минут) и сигнал переполнени , соответствующий одной минуте (градусу). Формула изобретени  Преобразователь двоичного кода в двоично дес тичный (двоично-дес тично-щестидес тиричный}код , содержащий регистр сдвига, генератор тактовых им10льсов, о т л и ч а ю щ и йс   тем, что, с целью повьпцени  точности преобразовани , в него введшы накашшваюцдай и ком6ш(ационный сумматоры, регистр и селектор-мультиплексор , npmetA первый управл ощий вход преобразовател  соединен со входом обнулени  накаплнва(ощего суммгаор , с первы-ми управл ющими входами регистра, селектсфамультиплексора , регистра сдвига, соотвётстведио , а также через генератор тактовых икотульсов с у1фаВл ю1Ш Ми входами соответственно накапливающето сумматора, регистра и регистра сдвига, группа шформ ацисншых вх(ь дов которого  вл етс  Инффмащкншым входом преобразовател , а выход младшего: двоичного разр да регистра сдвига срединён с ipeтьим у1фавл ющим входом накапливэдащего сумматсра, инфс мациоииые входы )pro, перва  и вторал группы {фдрмацкониых входов комбинациошого сумматсфа соединены с информационньши выходами регистра, ЕОСОДЫ которого подключены к выходам селекторамультиплексора , перва  группа входов котсфого соединена с выходами комбшадионмого сумматора , а втора  группа входов  вл етс  втб-, рым информационным входом прес разовател , второй управл ющий вход которого соединен с четвертым управл ющим входом накапливающего сумматора и управл ющим входом комбинационного сумматора, вь1хрды которых  вл ютс  выходами преобразовател . Источники информащи, прин тые во; анимание при экспертизе: / 1.Авторское свидетельство СССР If 152126, М.КЛ G 06 F 5/02, 1962.
2. 2.Авторское свидетельство СССР N 190054, М.кл G-06 F 5/02, 1966.
3. 3.AjBTq ;кое свидетельство СССР N 144642, М.кл G 06 F 5/02, 1960.