SU615480A1

SU615480A1 - Microprogram control arrangement

Info

Publication number: SU615480A1
Application number: SU762382400A
Authority: SU
Inventors: Борис Андреевич Баклан; Клавдия Николаевна Гребиник; Владимир Кузьмич Швед
Original assignee: Государственное Союзное Конструкторско-Технологическое Бюро По Проектированию Счетных Маншин
Priority date: 1976-07-12
Filing date: 1976-07-12
Publication date: 1978-07-15

Description

(54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ(54) FIRMWARE CONTROL DEVICE

Изобретение относитс к вычислительной технике, в частности к электронным клавишным вычибпитепьным машинам. Известно устройство, построенное на принципе микропрограммного управлени , использующее операционно-адресную струк туру управл ющих слов (микрокоманд) i Код микрокоманды формируетс посто нной пам тью и npeo6pi33yeTca на дешифраторах в набор микроопераций, определ ющих взаимодействие и работу всех узлов и блоков электронной вычисиительной мащины . Микрооперации, формируемые в одном такте управлени , определ ют набор операционных попей микрокоманды, от количества которых зависит емкость микропрограммной пам ти, вл ющейс основным параметром качественной оценки устройства управлени . Дл уменьшени емкости микропрограммной пам ти в известном устройстве используетс при цип двуступенчатого управлени . Устройство содержит посто нную пам ть микропрограмм со схемой формировани адреса управл ющую посто нную пам ть, дешифраторы микроопераций. Оно характеризуетс различием выполнени микрокоманд одиночного и двойного цикла, а также йеопределенностью во в1рвмени формируемых микроопераций в цикле выполнени микрокоманд . Наиболее близким к изобретению техническим решением вл етс микропрограммное устройство yпpaвлeниJз, содержащее блок пам ти микрокоманд, счет чик адреса, два дешифратора адреса, ре;гистр микрокоманд, счетчик тактов, блок нам та микроопераций и дешифратор микроопераций , причем вь1ход блока пам ти микрокоманд соединен со входом регистра к«1крокоманд, выход которого подключен к первому входу счетчика адреса и информационному вхору первого децшс атора адреса, выход которого подключен ко входу блока пам ти микроопераций, выход которого noiuano4 H к информационному входу дешифратора микроопераций, перш.1й выход счетчика тактов подключен ко второму выходу счетчика адреса, выход которого соединен со входом второго деши(| ратора адреса, выход которого подкгаоченThe invention relates to computing, in particular, to electronic keyboard calculating machines. A device based on the microprogram control principle is known, which uses the operational-address structure of control words (micro-commands) i. The microoperations formed in one control cycle determine the set of operational masters of microcommands, the number of which depends on the capacity of the microprogram memory, which is the main parameter for the qualitative assessment of the control unit. In order to reduce the capacity of the firmware in a known device, it is used in a two-step control cip. The device contains a fixed memory of microprograms with a scheme for the formation of the address of the control permanent memory, the decoders of microoperations. It is characterized by the difference in the execution of single- and double-cycle microinstructions, as well as by its definiteness in the formation of formed microoperations in the cycle of execution of microinstructions. The closest technical solution to the invention is a YpravliNi microprogram device containing a microinstructions memory block, an address counter, two address decoders, re; microinstructions microchip, a clock counter, an microoperations microchip, and a microoperation decoder, and the register input to the “1 scoop, the output of which is connected to the first input of the address counter and the information input of the first address address controller, the output of which is connected to the input of the microoperations memory block whose output noiuano4 H to the information input of the micro-operation decoder, the first output of the clock counter is connected to the second output of the address counter, the output of which is connected to the input of the second desh (address address, the output of which is

ко входу блока пам ти микрокоманд . Однако в этом известном устройстве дл формировани разновременных микроопераций многотактна микрокоманда разбиваетс на однотактнце и хранитс в посто нном запоминающем устройстве первой ступени, что снижает эффективнос1 использовани метода двуступенчатого микропрограммировани приводит к увеличению оборудовани ,to the input of the microinstructions memory block. However, in this known device for forming multi-time micro-operations, a multi-cycle micro-command is divided into a single-factor one and stored in a permanent storage device of the first stage, which reduces the efficiency of using the two-step microprogramming method, which leads to an increase in equipment

Целью изобретени вл етспг упрошени схемы. .The aim of the invention is to etspg circuit simplification. .

В предлагаемом устройстве это дсхртигаетс тем, qto в нем второй выход счетчика тахтов соединен с управл ющим входом первого дешнфратораг: адреса, управл ющий вход дешифратора микроопераций соединен с выходом регистра микрокомандIn the proposed device, it is connected with the fact that qto in it the second output of the counter of the ottomans is connected to the control input of the first control panel: addresses, the control input of the micro-operation decoder is connected to the output of the microinstruction register

На чертеже приведен, блок-схема пре лапаемого устройства.The drawing shows a block diagram of a device to be treated.

Оно содержит счетчик 1 адреса, блок 2 пам ти микрокоманд, регистр 3 микрокоманд , счетчик 4 тактов, первый дешифратор 5 адреса, блок 6 пам ти микроопераций , дешифратор 7 микроопераций, второй дешифратор 8 адреса.It contains the address 1 counter, block 2 of the microinstructions memory, register 3 microinstructions, the 4 clock counter, the first decoder 5 of the address, the block 6 of the memory of microoperations, the decoder 7 of the microoperations, the second decoder 8 of the address.

Блок 2 предназначен дл хранени кодов микрокоманд, вход щих в микропрограмму . Счетчик, 1 служит дл задани адреса микрокоманд, написанных в блоке 2. В блоке пам ти микроопераций записа ны коды микрооперави{Г, вырабатываемых в микрокомандах. Дещифратор 7 представ л ет собой набор Дещифраторов, формирую щих микроопераций, пос1упающие во всё блоки и.-устройства машины. Счетчик 4 тактов вырабатывает последовательность временных сигналов, определ ет длительность тактов управл$аощего слова (микрокоманды ) и момент формировани микроопераций . Г юграммы выполнени операций , представл ющие собой набор микрокоманд , хран тс в блоке 2. Каждой микрокоманде соответствует адрес на счетчике 1 адреса. Последовательное изменение кода на счетчике 1 адреса зависит от кон1фетной выполн емой программы и осуществл етс либо счетным тактовым сигналом со счётчика 4, либо модификацией адреса по коду микрокоманды с выхода регистра микрокоманд. Код микрокоманды вл етс составной, частью адреса блока 6 пам ти микроопераций и устанавливаетс на весь цикл выполнени микрокоманды. Другой частыо адреса блока 6 вл ютс временные интервалы , которые задаютс счетчиком 4Unit 2 is designed to store codes of microinstructions included in the microprogram. The counter, 1, is used to set the address of microinstructions written in block 2. The microoperative codes {G, produced in microinstructions, are recorded in the microoperation memory block. Descrambler 7 is a set of Decipherors, forming microoperations, inserting into all the units and.-devices of the machine. The 4 clock counter generates a sequence of time signals, determines the duration of the control cycles of the operating word (microcommand) and the time at which the microoperations are formed. The programs for performing the operations, which are a set of microcommands, are stored in block 2. Each microcommand corresponds to an address on the counter 1 of the address. The sequential change of the code on the counter 1 of the address depends on the concatenated program being executed and is carried out either by the counting clock signal from the counter 4 or by modifying the address using the microcommand code from the register output of microcommands. The micro-command code is an integral part of the address of the micro-operation memory block 6 and is set for the entire cycle of the micro-command execution. Other frequent addresses of block 6 are time slots, which are specified by counter 4

Таким образом, на выходе блока 6 пам ти микроопераций возбуждаютс микроперационные по;1 микрокоманды, определенные во времени н, следовательно, одна микрокоманда представл ете набо ром тактировашан микроопераций, модифициру тем самым ее адрес. Thus, at the output of block 6, micro-operations memory micro-operations are initiated; 1 micro-instructions determined in time and, therefore, one micro-command is represented by a set of clocks of micro-operations, thereby modifying its address.

По каждому новому адреру на выходе блока 6 возбуждаетс свое микроопера йбннюё поле микрокоманды, разделенной bo времени по тактам. Выходное слово блока 6 дешифрируетса блоком 7, вход которого управл етс также и кодом бло ка 2,At each new address, at the output of block 6, its microoperable micro-command field, divided by bo time by clock, is excited. The output word of block 6 is decrypted by block 7, whose input is also controlled by the code of block 2,

Таким образом, на выходе ; блока 7 форми{уютс , отдельные микрооперации при одном и том же коде миврокоман. ды. Количество тактов в одной микрокоманде зависит от сложности вычиснигельной машины.Thus, at the exit; block 7 forms {coziness, separate microoperations with the same code miivrokoman. dy The number of cycles in one microcommand depends on the complexity of the computing machine.

Claims

1.Patent UK

J 1342393, class G 4 A, 1974.

2. Mayor S. A, et al. Principles of ornPHlTpl lTWH TrUffinniai-fV- LAL-