SU553622A1 - Устройство дл вычислени корней - Google Patents

Устройство дл вычислени корней

Info

Publication number
SU553622A1
SU553622A1 SU2043363A SU2043363A SU553622A1 SU 553622 A1 SU553622 A1 SU 553622A1 SU 2043363 A SU2043363 A SU 2043363A SU 2043363 A SU2043363 A SU 2043363A SU 553622 A1 SU553622 A1 SU 553622A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
group
elements
input
outputs
Prior art date
Application number
SU2043363A
Other languages
English (en)
Inventor
Виталий Петрович Боюн
Леонид Григорьевич Козлов
Вячеслав Павлович Соловьев
Original Assignee
Ордена Ленина Институт Кибернетики Ан Украинской Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Кибернетики Ан Украинской Сср filed Critical Ордена Ленина Институт Кибернетики Ан Украинской Сср
Priority to SU2043363A priority Critical patent/SU553622A1/ru
Application granted granted Critical
Publication of SU553622A1 publication Critical patent/SU553622A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

iicJibiC- И )Г |м--тени   вл етс  повьшюнне быстродейсгвнй .
, Ук з;15 а  достигаетс  за счет пведе ш  в устройст и Sfmirep-a, узлэ p  дeлeIПIЯ и даух групп Элементон И, причем выходь.последив, о в группе сумн;г( jcpej элементы И -первон группы соединены с первой группой входов узла разделени , втора 1 rp Tiiia пходов которого через элемешгы И второй грртпы соединена с выходами реверс 1вно о cMeiiHK.i, выходы триггера соединены с управппютк.т пходамн элементов И обеих групп, соответственно выход узла разделе1ш  соединен со гпорым входом схемы сравне ш .
Схема предлагаемого устройства, приведена ira чертеже и содержит п сумшторов 1, регистр 2, элементь св зи И 3,1 еверсивный счетчик 4, распреде; 1псль импульсов 5, схему сравнени  6, триггер , вторую 8 и первую группу элемеггтов И 9, узел разделс-нил ИЛИ 10.
Выход 1 periicrpa 2 через два злемента св зи И 3 coejviirein, со входами первого сумматора 1, а входы каждого последующего сумматора 1 в rpytine соед1П1ень через два элемента св зи И 3 с выхода га продатдущего. Управл ющие входы злемеитов св зи И 3 соединены с соотаетствующими выходами группы Входов раснределител  импульсов 5, выходы которого соединены также со входами схемь cpaBHcifflH 6 и реверсивного счетчика 4. Выходы схемы сравнени  6 соедииеюа со входами распределител  импульсов 5, а первый вход ее соединен со входами устройства. Выходь последнего сумматора 1 группы через злементы И 8 первой группы соединены с первой группой входов узла разделени  ИЛИ 10, втора  группа входов которого через злеметы И 9 второй группы соединена с выходами реверсивного счетчика 4. Выходы триггера соединены с управл ющими входами элементов И первой 8 и второй 9 групп соответствеино, выход узла разделени  ИЛИ 10 соед11нен со вторым входом схемы сравнени  6. Устройство работает следующим образом. Перед гачалом работы устройства в регистр 2 и cyм raтopы 1 занос тс  значени  i-ых разностей дл  задашюго начального качени  аргумента.
При нулевом состо нии триггера 7 открыты злеме гты И 9 второй группы и осуществл етс  вьпшслекие в след щем режиме полиномиальной функщ и. В этом случае схема сравнени  6 опреде .л ет знак рассогласовани  между содержимым реBepcimHoro счетчика 4 и входной величиной x(t), поступающей на первый вход схемы сравнени  6Распределитель импульсов 5, при положительном зшке рассогласоваш  со схемы сравнени  6, управл ет последовательно передачей содержимого регистра 2 и с мматоров 1 в соседние сумматоры на входы сложени , ;начин5  со стороны сумматоров высишх разностей, а при отрицательно знаке рассогласовани  - на входы вычитани , да-витл со cropoifbi сумматоров низших разностей. При эточ5 в послегтнем сумматоре грутшы накагшнваетс  згачеиие иолинокга лънон , которое нзме1  етс)т п сосгтаг-тстпии с изменени ми входной велпшшы x(i).
При задании соответствующих значений конечных разностей п сумматоры 1 и регистр 2 устройство может быть спользовано дл  возведени  в целую степень входной величины, измен ющейс  во времени.
При единичном состо нии триггера 7 открьпы элементы И 8 первой группы и осуществл етс  вышсле1ше деисттзитеЛьпых корней полиномиаль-i него уравнени  и слежеше за од1шм из них в соответствии с изменени ми веливдны x(t). В этом сл 1ае схема сравиеии  б определ ет знак рассоглаcoBaifflH между содержимым последнего в группе сумматора и входной величиной x(t), поступающей на ее первый вход. В остальном работа устройства аналогичда вышеописанному дл  выП{сле1ги  полиномиальной фузжции. При зтом реверсивгагм счетчиком 4 отслеживаетс  значе1ше одного из корней полиномиального уравнени  в соответствии в изменени ми входной величины.
Од1шм из частных применений устройства в зтом режиме  вл етс  извлечение корн  требуемой степени из входной величины x(t).
Переключение устройства из режима вычислени  полиномов в режим вычислени  корней и иаоборот, может быть применено также при необходимости отработки более крупных и более пологих участков кривой, чем зто позвол ет устройство в одном из режимов.
Дополнительным преимуществом устрсАства  вл етс  возможность его работы как с Щ1фровыми входными величинами (если применена и фровай схема сравнени ), так и с аналоговыми входными величинами (если применена аналогова  схема уравнени  с Щ1фро-аналоговым преобр зователем по второму входу).
Технико-экономическа  зффективиость от введени  в устройство триггера, узла разделени  ИЛИ и двух групп злементов И заключаетс  в расщи рении функциональных возможностей устройства за счет обеспечеюш возможности вычисле1ш  как корней полиномиального уравне1ш , так и значений полиномов и в првыщении быстродействи  устройства при вычислении полинома и корней попиномиального зфавнени  от зависимого иепрерьганоизмен кицегос  аргуме1гга в п раз (где п - цифровой код аргумента).

Claims (1)

  1. Формула изобретени 
    Устройство дл  вьиислени  корней, содержащее регистр, выход которого соединен через два элемента св зи И со входа ш первого сумматора , группу сумматоров, которые соедипешл последовательно через два элемента св зи И,входы элементов св зи И соединены с соответствующими выходами группы выходов распределител , выхо
    ды которого соединены также со входами схемы сравнени  и реверсивного счетчика, выходы схемы сравнени  соединены со входами распределител , первьш вход схемы сравне1т  соединен со входом устройства, отличающеес  тем, что, с целью повышени  быстродействи , в него введены триггер , узел разделени  и две группы элементов И, причем выходы последнего сумматора группы через элементы И первой группы соединены с первоц группы входов узла разделени , втора  группа входов которого через элементы И второй группы соединена с выходами реверсивного с «тчика, выходы триггера соединены с управл и цим  входами
    эпементов И обеих групп соответственно, выход узла разделе1да  соединен со вторым входом схемы cpaBHemiH.
    Источники информацнн, прин ть - во зннмзние при экспертизе:
    1. Автоматизшхи  производства и промышленна  электроника, изд. Сов. энщгклопеди , М., 1962, Т.1 стр, 476.
    . Майоров Ф.В. ШЛцовые интегрирующие
    машины, Машгиз, 1962, стр. 86-88.
    3. Воронов А.А. и др. Цифровые аналоги дл  систем автоматического управлеии , изд. АН СССР, М., 1960, стр. П1.
    ja
    т
    -1 , У
    I
SU2043363A 1974-07-11 1974-07-11 Устройство дл вычислени корней SU553622A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2043363A SU553622A1 (ru) 1974-07-11 1974-07-11 Устройство дл вычислени корней

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2043363A SU553622A1 (ru) 1974-07-11 1974-07-11 Устройство дл вычислени корней

Publications (1)

Publication Number Publication Date
SU553622A1 true SU553622A1 (ru) 1977-04-05

Family

ID=20590785

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2043363A SU553622A1 (ru) 1974-07-11 1974-07-11 Устройство дл вычислени корней

Country Status (1)

Country Link
SU (1) SU553622A1 (ru)

Similar Documents

Publication Publication Date Title
SU662926A1 (ru) Генератор последовательности обобщенных чисел фибоначчи с произвольными начальными услови ми
SU553622A1 (ru) Устройство дл вычислени корней
JPS5487451A (en) Error correcting processor
SU1134947A1 (ru) Устройство дл вычислени значени полинома @ -й степени
SU744590A1 (ru) Цифровой функциональный преобразователь
SU1262480A1 (ru) Устройство дл делени
SU741271A1 (ru) Устройство дл вычислени тригонометрических функций
SU1100697A1 (ru) Электропривод посто нного тока
SU1149218A1 (ru) Линейно-круговой интерпол тор
SU1043645A1 (ru) Число-импульсный функциональный преобразователь
SU1285602A1 (ru) Устройство формировани блочного балансного троичного кода
SU1188750A1 (ru) Цифровой функциональный преобразователь
SU1506553A1 (ru) Преобразователь частота-код
SU444130A1 (ru) Устройство кодировани погрешности, вносимой гармониками
SU781809A1 (ru) Множительное устройство
SU1732361A1 (ru) Частотно-импульсное вычислительное устройство
SU410419A1 (ru)
SU420113A1 (ru) Преобразователь фаза-частота
SU531153A1 (ru) Устройство дл возведени в куб
SU960793A1 (ru) Преобразователь кода одной позиционной системы счислени в другую
SU1078427A1 (ru) Устройство дл вычислени функций
SU620975A1 (ru) Реверсивный преобразователь двоичного кода в двоично-дес тичный
SU541168A1 (ru) Устройство дл возведени двоичных чисел в степень
SU518777A1 (ru) Устройство дл вычислени среднеквадратического отклонени
SU1126970A1 (ru) Цифровой экстрапол тор