SU415660A1 - - Google Patents

Info

Publication number
SU415660A1
SU415660A1 SU1810569A SU1810569A SU415660A1 SU 415660 A1 SU415660 A1 SU 415660A1 SU 1810569 A SU1810569 A SU 1810569A SU 1810569 A SU1810569 A SU 1810569A SU 415660 A1 SU415660 A1 SU 415660A1
Authority
SU
USSR - Soviet Union
Prior art keywords
control circuit
outputs
inputs
adder
bits
Prior art date
Application number
SU1810569A
Other languages
English (en)
Russian (ru)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1810569A priority Critical patent/SU415660A1/ru
Application granted granted Critical
Publication of SU415660A1 publication Critical patent/SU415660A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)
SU1810569A 1972-07-10 1972-07-10 SU415660A1 (enrdf_load_stackoverflow)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1810569A SU415660A1 (enrdf_load_stackoverflow) 1972-07-10 1972-07-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1810569A SU415660A1 (enrdf_load_stackoverflow) 1972-07-10 1972-07-10

Publications (1)

Publication Number Publication Date
SU415660A1 true SU415660A1 (enrdf_load_stackoverflow) 1974-02-15

Family

ID=20521875

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1810569A SU415660A1 (enrdf_load_stackoverflow) 1972-07-10 1972-07-10

Country Status (1)

Country Link
SU (1) SU415660A1 (enrdf_load_stackoverflow)

Similar Documents

Publication Publication Date Title
US3660646A (en) Checking by pseudoduplication
US5129066A (en) Bit mask generator circuit using multiple logic units for generating a bit mask sequence
SU415660A1 (enrdf_load_stackoverflow)
SU418853A1 (enrdf_load_stackoverflow)
SU365708A1 (ru) Библ'иотщ^
SU397909A1 (ru) Комбинационный сумматор
SU364032A1 (ru) Устройство для исправления ошибок при итеративном кодировании
US3207888A (en) Electronic circuit for complementing binary coded decimal numbers
SU1076906A1 (ru) Контролируемое арифметическое устройство
GB871477A (en) Improvements in or relating to electric digital computers
SU1499351A1 (ru) Устройство дл контрол арифметических операций по модулю
SU818018A1 (ru) Устройство дл контрол числаЕдиНиц B КОдЕ
SU516102A1 (ru) Устройство дл контрол блока посто нной пам ти
SU401994A1 (ru) УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ
SU608277A1 (ru) Резервированное устройство
SU1183981A1 (ru) Секционный микропроцессор
SU951406A1 (ru) Запоминающее устройство с самоконтролем
GB1056029A (en) Apparatus for indicating error in digital signals
SU525088A1 (ru) Устройство дл сложени
SU661548A1 (ru) Отсчетное устройство
SU794728A1 (ru) Устройство декодировани сКОРРЕКциЕй ОшибОК
SU429423A1 (ru) Арифметическое устройство
SU556439A1 (ru) Устройство микропрограммного управлени
SU964639A1 (ru) Микропрограммное устройство управлени
SU637869A1 (ru) Посто нное запоминающее устройсство