SU413530A1 - - Google Patents

Info

Publication number
SU413530A1
SU413530A1 SU1800650A SU1800650A SU413530A1 SU 413530 A1 SU413530 A1 SU 413530A1 SU 1800650 A SU1800650 A SU 1800650A SU 1800650 A SU1800650 A SU 1800650A SU 413530 A1 SU413530 A1 SU 413530A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
block
address
output
input
Prior art date
Application number
SU1800650A
Other languages
English (en)
Russian (ru)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1800650A priority Critical patent/SU413530A1/ru
Application granted granted Critical
Publication of SU413530A1 publication Critical patent/SU413530A1/ru

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
SU1800650A 1972-06-26 1972-06-26 SU413530A1 (enrdf_load_stackoverflow)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1800650A SU413530A1 (enrdf_load_stackoverflow) 1972-06-26 1972-06-26

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1800650A SU413530A1 (enrdf_load_stackoverflow) 1972-06-26 1972-06-26

Publications (1)

Publication Number Publication Date
SU413530A1 true SU413530A1 (enrdf_load_stackoverflow) 1974-01-30

Family

ID=20518965

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1800650A SU413530A1 (enrdf_load_stackoverflow) 1972-06-26 1972-06-26

Country Status (1)

Country Link
SU (1) SU413530A1 (enrdf_load_stackoverflow)

Similar Documents

Publication Publication Date Title
JPS5958558A (ja) 並列周期的冗長チエツク回路
KR900010561A (ko) 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법
US4454600A (en) Parallel cyclic redundancy checking circuit
KR970066574A (ko) 반도체 메모리 시험장치
EP0110354A2 (en) Detecting improper operation of a digital data processing apparatus
SU413530A1 (enrdf_load_stackoverflow)
KR860006886A (ko) 기억된 다이얼링 디지트 사이에 다이얼링 인터벌을 삽입시키기 위한 회로장치 및 방법
KR970067382A (ko) 다이나믹 랜덤 억세스 메모리내의 패리티 검사 논리 회로를 위한 방법 및 장치
SU855739A1 (ru) Оперативное запоминающее устройство с автономным контролем
SU329578A1 (ru) Магнитное запоминающее устройство
SU955212A2 (ru) Запоминающее устройство с самоконтролем
SU584338A1 (ru) Устройство дл контрол блоков посто нной пам ти
SU1164791A1 (ru) Запоминающее устройство с обнаружением ошибок
SU705526A1 (ru) Устройство дл контрол пам ти
SU1166120A1 (ru) Устройство дл контрол цифровых узлов
SU452860A1 (ru) Запоминающее устройство с автономным контролем
SU367460A1 (ru) Оперативное запоминающее устройство
SU428455A1 (ru) Устройство для контроля запоминающихмодулей
SU379932A1 (ru) Устройство для записи информации на магнитный носитель
SU746745A1 (ru) Запоминающее устройство
SU1714609A1 (ru) Устройство дл формировани теста блока оперативной пам ти
SU1317484A1 (ru) Запоминающее устройство с коррекцией ошибок
SU960960A1 (ru) Многоканальное устройство дл контрол блоков оперативной пам ти
SU631994A1 (ru) Запоминающее устройство
SU1388957A1 (ru) Устройство дл контрол многоразр дных блоков пам ти