SU410540A1 - - Google Patents

Info

Publication number
SU410540A1
SU410540A1 SU1719325A SU1719325A SU410540A1 SU 410540 A1 SU410540 A1 SU 410540A1 SU 1719325 A SU1719325 A SU 1719325A SU 1719325 A SU1719325 A SU 1719325A SU 410540 A1 SU410540 A1 SU 410540A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
trigger
decoder
outputs
circuit
Prior art date
Application number
SU1719325A
Other languages
Russian (ru)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1719325A priority Critical patent/SU410540A1/ru
Application granted granted Critical
Publication of SU410540A1 publication Critical patent/SU410540A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

II

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в синхронизаторах, электронных коммутаторах и других устройствах.The invention relates to the field of automation and computing and can be used in synchronizers, electronic switches and other devices.

Известны формирователи тактовых импульсов , содержащие генератор, распределитель тактовых импульсов, состо щий из счетчика и дешифратора, логические схемы, линию задержки и триггер.Clock drivers are known that include a generator, a clock distributor consisting of a counter and a decoder, logic circuits, a delay line, and a trigger.

Этот формирователь не дает возможности формировани  на каждой шине дешифратора импульсов различной длительности.This driver does not allow the generation of pulses of various durations on each bus decoder bus.

Цель изобретени  - формирование на каждой шине дешифратора импульсов различной длительности.The purpose of the invention is the formation on each bus of a decoder pulses of various durations.

Дл  этого в формирователь введены делитель частоты с переменным коэффициентом делени , состо щий из счетчика, дещифратора , его выходы соединены со входами схемы И, а выходы схемы «И подключены ко входам схем «ИЛИ, и коммутатор, при этом выходные щины дешифратора распределител  тактовых импульсов св заны через коммутатор и делитель частоты с одним входом триггера , его выходы подключены к логическим схемам «И, включенным в цепи св зи генератора со счетчиками делител  частоты и распределител  тактовых импульсов, а другой вход триггера соединен через логическую схему «И и линию задержки со входом счетчика распределител  тактовых импульсов.To do this, a variable-division frequency divider consisting of a counter, a descrambler, its outputs are connected to the inputs of the AND circuit, and the outputs of the AND circuit are connected to the inputs of the OR circuit, and a switch, with the output of the clock distributor decoder connected through a switch and a frequency divider with one trigger input, its outputs are connected to logic circuits "And" connected to the generator's communication circuit with counters of the frequency divider and clock distributor, and another trigger input with It is connected through the logic circuit “And and the delay line with the input of the counter of the clock distributor.

На чертеже приведена функциональна  схема предлагаемого формировател  импульсов. Он содержит распределитель 1 тактовых импульсов, выполненный на счетчике 2 и дешифраторе 3, выходы 4а - 4/г которого св заны через коммутатор 5 с логическими схемами «И 6а - 6п делител  7 частоты с переменнымThe drawing shows a functional diagram of the proposed pulse shaper. It contains a clock pulse distributor 1, made on the counter 2 and the decoder 3, the outputs 4a-4 / g of which are connected through the switch 5 to the AND 6a-6p logic splitter

коэффициентом делени .division ratio.

Делитель 7 частоты выполнен на счетчике 8 с дешифратором 9, его выходы через логические схемы «И 6а - 6п и схемы «ИЛИ 10 и 11 св заны со сбросом счетчика 8 и через лотические схемы «И 6а - бп и схемы «ИЛИ 10 и 12- со входом триггера 13. Выходы триггера 13 подключены к логическим схемам «И 14 и 15, включенным в цепь св зи генератора 16 со счетчиками 8 и 2. Другой входThe frequency divider 7 is made on the counter 8 with the decoder 9, its outputs through the AND 6a-6p logic circuits and the OR 10 and 11 circuits are associated with resetting the counter 8 and through the And 6a-bp and the OR 10 and 12 schemes - with the trigger input 13. The trigger outputs 13 are connected to the AND 14 and 15 logic circuits connected to the generator 16 communication circuit with counters 8 and 2. Another input

триггера 13 св зан через логические схемы «И 17 и «НЕ 18 с генератором 16 и через линию задержки 19 - со входом счетчика 2.trigger 13 is connected through logic circuits "And 17 and" NOT 18 with generator 16 and through delay line 19 with the input of counter 2.

Формирователь работает следующим образом .The shaper works as follows.

В исходное состо ние распределитель 1 тактовых импульсов устанавливаетс  при подаче и.мпульса общего сброса или переполнени  счетчика 2 на логическую схему «ИЛИ 20. В этом случае счетчики 2 и 8 - на нуле, аThe clock distributor 1 is reset to its initial state when the common reset or overflow pulse of counter 2 is applied to the OR circuit. In this case, the counters 2 and 8 are zero and

триггер 13 подключает схему «И и отключаетtrigger 13 connects the "And disables

SU1719325A 1971-11-30 1971-11-30 SU410540A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1719325A SU410540A1 (en) 1971-11-30 1971-11-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1719325A SU410540A1 (en) 1971-11-30 1971-11-30

Publications (1)

Publication Number Publication Date
SU410540A1 true SU410540A1 (en) 1974-01-05

Family

ID=20494528

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1719325A SU410540A1 (en) 1971-11-30 1971-11-30

Country Status (1)

Country Link
SU (1) SU410540A1 (en)

Similar Documents

Publication Publication Date Title
SU410540A1 (en)
SU748832A1 (en) Single-pulse shaper
SU482814A1 (en) Shift register
SU423249A1 (en) PULSE DISTRIBUTOR
SU400015A1 (en) FORMER SINGLE PULSES
SU481128A1 (en) Pulse selector
SU855964A2 (en) Pulse shaper
SU503186A1 (en) Phase Comparison Device
SU430372A1 (en) DEVICE FORMATION OF TEMPORAL SEQUENCE OF PULSES
SU425337A1 (en) DEVICE FOR ALLOCATION OF A SINGLE PULSE \
SU411648A1 (en)
SU499654A1 (en) Clock Generator
SU983998A1 (en) Device for shaping pulse voltages
SU613493A1 (en) Single-pulse shaper
SU465727A1 (en) Short pulse shaper
SU668540A1 (en) Pulse shaper
SU834928A1 (en) Sounter with 2 plus 1 scaling factor
SU435524A1 (en) POSSIBLE-PERFORMANCE DEVICE
SU381167A1 (en) PULSE DISTRIBUTOR
SU1001468A1 (en) Pulse forming-distributing device
SU921094A1 (en) Decimal counter
SU1653144A1 (en) Pulse driver
SU514267A1 (en) A device for measuring the time difference of two signals
SU612414A1 (en) Frequency divider
SU494843A1 (en) Pulse shaper