SU494843A1

SU494843A1 - Pulse shaper

Info

Publication number: SU494843A1
Application number: SU1942533A
Authority: SU
Inventors: Станислав Дмитриевич Артамонов; Анастас Петрович Сорокин; Игорь Тимофеевич Засядников
Original assignee: Предприятие П/Я А-1001
Priority date: 1973-07-06
Filing date: 1973-07-06
Publication date: 1975-12-05

Description

Формирователь импульсов работает следующим образом.The pulse shaper operates as follows.

В исходное состо ние схема устанавливаетс импульсом низкого потенциала, поступающим по щине 12. При этом на входе 13 низкий иотендиал, на выходе инвертора 6 - высокий . С генератора 1 поступают тактовые импульсы. На одних выходах триггеров 8-10 устанавливаетс низкий потенциал, а на других их выходах, выходах схем «И-НЕ 3, 11 и на выходах 14, 15 устройства - высокий. На выходе схемы «И-НЕ 2 вырабатываютс импульсы обратной пол рности по отношению к импульсам с генератора 1.The initial state of the circuit is set by a low-potential pulse arriving along the bus 12. At the same time, input 13 is low and the reference, and output at inverter 6 is high. Generator 1 receives clock pulses. At some outputs of the triggers 8-10, a low potential is established, and at their other outputs, the outputs of the AND-HE 3, 11 circuits and at the outputs 14, 15 of the device - high. The output of the AND-NOT 2 circuit produces pulses of reverse polarity with respect to the pulses from generator 1.

В случае по влени высокого потенциала на входе 13 и при совпадении его с высоким потенциалом тактового импульса генератора 1 через схему «И-ИЛИ-НЕ 4 срабатывает триггер 8, который высоким потенциалом подготавливает к работе по одному из входов схему «И-ИЛИ-НЕ 7 и схему «И-НЕ 3. При этом на выходе инвертора 6, одном выходе триггера 8 и выходе схемы «И-ИЛИ- НИ 4 „оказываетс низкий потенциал, удерживающий схему «И-ИЛИ-НЕ 7 в исходном состо нии.In the event of a high potential at input 13 and when it coincides with the high potential of the clock pulse of generator 1, a trigger 8 is triggered via the AND-OR-NOT 4 circuit, which prepares the AND-NOT circuit for high potential using one of the inputs 7 and the AND-NOT 3 circuit. At the output of the inverter 6, one output of the trigger 8 and the output of the AND-OR 4 circuit, there is a low potential holding the AND-OR-HE circuit 7 in the initial state.

В следующий момент изменени потенциала с генератора 1 на низкий срабатывает схема «И-ИЛИ-НЕ 7, котора формирует передний фронт первого выходного импульса по переднему фронту входного сигнала При этом срабатывает триггер 9, который высоким уровнем потенциала подготавливает к работе по другому входу схему «И-НЕ 3, а низким уровнем потенциала с другого выхода отключает схему «И-ИЛИ-НЕ 4.The next moment when the potential changes from generator 1 to low, the AND-OR-NOT 7 circuit is activated, which forms the leading edge of the first output pulse on the leading edge of the input signal. Trigger 9 is triggered, which by a high potential level prepares the “ AND-NOT 3, and a low level of potential from another output disables the AND-OR-4 scheme.

При последующем изменении потенциала с генератора 1 на высокий потенциал через схему «И-НЕ 3 срабатывает триггер 10, который низким уровнем потенциала по одному входу устанавливает схему «И-ИЛИ-НЕ 7 в исходное состо ние и подготавливает к работе высоким потенциалом с другого выхода другой вход схемы «И-ИЛИ-НЕ 7 и схему «И-НЕ 11. При этом выходе 14 по переднему фронту входного сигнала формируетс задний фронт первого импульса.During the subsequent change of potential from generator 1 to high potential through the AND-NO 3 scheme, a trigger 10 is triggered, which lows the potential of one input and sets the AND-OR-NOT 7 circuit to its initial state and prepares for operation a high potential from another output another input of the AND-OR-NOT 7 circuit and the AND-NO 11 circuit. At the same time, the output 14 is formed on the leading edge of the input signal, the falling edge of the first pulse.

В следующий момент изменени потенциала с генератора 1 на низкий уровень на выходе схемы «И-НЕ 3 устанавливаетс высокий потенциал, от которого через схему «И- НЕ 11 устанавливаетс в исходное состо ние триггер 8, а от высокого потенциала срабатывает схема «И-ИЛИ-НЕ 7 по другому входу. На выходе 14 по переднему фронтуThe next moment of potential change from generator 1 to low level at the output of the "AND-NO 3", a high potential is established, from which the trigger 8 is set to the initial state through the "AND-NE 11" circuit, and from the high potential, the "AND-OR - NOT 7 at the other entrance. At exit 14 on the leading edge

выходного сигнала формируетс передний фронт импульса.the output signal is generated by the leading edge of the pulse.

При изменении потенциала с генератора 1 на высокий уровень через схему «И-НЕ 3 устанавливаетс в исходное состо ние триггер 10, а выходным низким потенциалом - схема «И-ИЛИ-НЕ 7. При этом на выходе 14 формируетс задний фронт второго импульса .When the potential changes from generator 1 to a high level through the AND-HE 3 circuit, the trigger 10 is set to its initial state, and the output low potential — the AND-OR-NOT circuit 7. At the output 14, the trailing edge of the second pulse is formed.

В момент по влени на входе 13 устройства низкого потенциала входного сигнала на выходе инвертора 6 устанавливаетс высокий потенциал. По совпадению с высоким потенциалом тактового импульса генератора 1 по другому из входов через схему «И-ИЛИ-НЕ 4 аналогично срабатывает триггер 8, а при по влении низкого потенциала с генератора 1 на выходе схемы «И-ИЛИ-НЕ 5 по заднемуAt the time of the appearance at the input 13 of the low potential input device, the output potential of the inverter 6 is set to high. By coincidence with the high potential of the clock pulse of generator 1, another input through the AND-OR-NOT 4 scheme similarly triggers trigger 8, and when a low potential appears from generator 1 at the output of the AND-OR-NE 5 circuit at the rear

фронту входного сигнала формируетс первый выходной импульс. При этом триггер 9 устанавливаетс в исходное состо ние и т. д.the front of the input signal forms the first output pulse. In this case, the trigger 9 is reset, and so on.

Предмет изобретени Subject invention

Формирователь импульсов, содержащий генератор тактовых импульсов, выход которого подключен ко входам первой и второй схем «И-НЕ и .ко входам первой схемы «И-A pulse shaper containing a clock pulse generator, the output of which is connected to the inputs of the first and second I-NOT circuits and to the inputs of the first AND circuit.

ИЛИ-НЕ, второй вход которой соединен с соответствующими входами третьей схемы «И-ИЛИ-НЕ и через инвертор - с соответствующими входами первой и второй схем «И-ИЛИ-НЕ, выход первой схемы «И-OR NOT, the second input of which is connected to the corresponding inputs of the third AND-OR-NOT circuit and through the inverter to the corresponding inputs of the first and second AND-OR circuit, the output of the first AND circuit

ИЛИ-НЕ подключен к одному из входов первого триггера и к соответствующим входам второй и третьей схем «И-ИЛИ-НЕ, выходы которых соединены со входами третьего триггера, выходы третьего триггера подключены соответственно ко входам первой схемы «И-ИЛИ-НЕ и ко второму входу второй схемы «И-НЕ, выход которой подключен к первому входу второго триггера непосредственно ,- а ко второму входу второгоOR is NOT connected to one of the inputs of the first trigger and to the corresponding inputs of the second and third AND-OR-NOT circuits whose outputs are connected to the inputs of the third trigger; the outputs of the third trigger are connected respectively to the inputs of the first AND-OR circuit the second input of the second circuit “NAND, the output of which is connected directly to the first input of the second trigger, and to the second input of the second

триггера - через первую схему , причем второй вход первого триггера подключен к выходу третьей схемы «И-НЕ, отличающийс тем, что, с целью повыщени помехоустойчивости, в нем нулевые выходыthe trigger is through the first circuit, and the second input of the first trigger is connected to the output of the third AND-NOT circuit, characterized in that, in order to increase noise immunity, there are zero outputs in it

первого и второго триггеров подключены к соответствующим входам второй и третьей схем «И-ИЛИ-НЕ, а едидич,ные йыходы этих же триггеров соединены со входами последовательно соединенных схем «И-НЕ соответственно .the first and second triggers are connected to the corresponding inputs of the second and third AND-OR-NOT circuits, and the edidic, data ports of the same triggers are connected to the inputs of the series-connected AND-NOT circuits, respectively.