SU453791A1 - DEVICE OF TACT SYNCHRONIZATION - Google Patents
DEVICE OF TACT SYNCHRONIZATIONInfo
- Publication number
- SU453791A1 SU453791A1 SU1951803A SU1951803A SU453791A1 SU 453791 A1 SU453791 A1 SU 453791A1 SU 1951803 A SU1951803 A SU 1951803A SU 1951803 A SU1951803 A SU 1951803A SU 453791 A1 SU453791 A1 SU 453791A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- logical
- input
- trigger
- inputs
- Prior art date
Links
Description
1one
Изобретение относитс к импульсной технике .The invention relates to a pulse technique.
Известно устройство тактовой синхронизации , содержащее триггеры типа RS, логические элементы «И-НЕ и логический элемент «НЕ.A clock synchronization device is known, which contains RS type triggers, AND-NOT logic elements, and NOT.
Однако известное устройство обладает недостаточным быстродействием и надежностью. С целью повышени быстродействи и надежности в предлагаемое устройство введены два логических формировател импульсов, выход каждого из которых соединен со входом соответствующего триггера RS-THua, один из входов соединен с одним из выходов другого триггера КЗ-типа, а на другие входы подан тактовый сигнал.However, the known device has insufficient speed and reliability. In order to improve speed and reliability, two logic pulse drivers are introduced into the device, each output is connected to the input of the corresponding RS-THua trigger, one of the inputs is connected to one of the other's K3-type trigger outputs, and a clock signal is applied to the other inputs.
На чертеже дана блок-схема предлагаемого устройства.The drawing is a block diagram of the proposed device.
Предлагаемое устройство содержит триггеры 1,2 типа S, логические элементы «И-НЕ 3-5, логический элемент «НЕ 6, логические формирователи 7, 8 импульсов, входы 9 и 0 и выход 11.The proposed device contains triggers 1.2 of type S, logical elements "AND-NO 3-5, logical element" NOT 6, logical formers 7, 8 pulses, inputs 9 and 0, and output 11.
Логические формирователи импульсов вл ютс многоцелевыми элементами цифровых структур и имеют два входа: логический и тактовый (на чертеже тактовый вход отмечен зачерненным пр моугольником).Logical pulse shapers are multipurpose elements of digital structures and have two inputs: logical and clock (in the drawing, the clock input is marked by a blackened box).
Логика работы многоцелевого элемента цифровых структур: на выходе схемы формируетс отрицательный импульс из отрицательного перепада на тактовом входе, если при этом на логический вход подаетс высокий потенциал. Если на логический вход подаетс The logic of the operation of the multi-purpose element of the digital structures: at the output of the circuit, a negative pulse is formed from the negative differential at the clock input, if a high potential is applied to the logic input. If the logical input is
низкий потенциал, то при любом потенциале на тактовом входе на его выходе поддерживаетс высокий потенциал, а выходной импульс не формируетс . Устройство работает следующим образом.low potential, then at any potential, a high potential is maintained at the clock input at its output, and no output pulse is generated. The device works as follows.
В исходном состо нии триггеры наход тс в нулевом положении. На выходе устройства при отсутствии сигнала поддерлчиваетс высокий уровень, который имеетс и на выходе элементов 5 и 6. Тактова частота /т подаетс In the initial state, the triggers are in the zero position. At the output of the device, when there is no signal, a high level is maintained, which is also found at the output of elements 5 and 6. Clocked frequency / t is supplied
непрерывно. Сигнал на выходе элемента 4 имеет низкий уровень, так как на обоих входах его имеютс высокие уровни. Этот сигнал принудительно удерживает триггер 2 в нулевом состо нии. При по влении на входе устройства положительного сигнала происходит переключение элементов 3 и 6. На выходе элемента 3 по вл етс низкий уровень, вызывающий установку триггера 1 в единичное состо ние . На выходе элег ;еита 6 устанавливаетс continuously. The signal at the output of element 4 has a low level, since there are high levels at both inputs. This signal forcibly keeps trigger 2 in the zero state. When a positive signal appears at the device input, elements 3 and 6 switch. A low level appears at the output of element 3, causing trigger 1 to be set to one. At the exit of an elegant; eita 6 is set
низкий потенциал, что приводит к по влению на выходе элемента 4 высокого потенциала. Триггер 2 не удерживаетс гфинудительно в нулевом состо нии низким потенциалом. Высокий потенциал с единичного выхода триггера 1 подаетс на логический вход формироваlow potential, which leads to the appearance of high potential element 4. Trigger 2 is not held in the zero state with low potential. A high potential from the single output of trigger 1 is applied to the logical input of the form
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1951803A SU453791A1 (en) | 1973-07-30 | 1973-07-30 | DEVICE OF TACT SYNCHRONIZATION |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1951803A SU453791A1 (en) | 1973-07-30 | 1973-07-30 | DEVICE OF TACT SYNCHRONIZATION |
Publications (1)
Publication Number | Publication Date |
---|---|
SU453791A1 true SU453791A1 (en) | 1974-12-15 |
Family
ID=20562307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1951803A SU453791A1 (en) | 1973-07-30 | 1973-07-30 | DEVICE OF TACT SYNCHRONIZATION |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU453791A1 (en) |
-
1973
- 1973-07-30 SU SU1951803A patent/SU453791A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940005006B1 (en) | Frequency dividing circuit capable of verying dividing ratio | |
SU453791A1 (en) | DEVICE OF TACT SYNCHRONIZATION | |
SU1163469A2 (en) | Device for generating single pulse | |
SU780207A1 (en) | Ternary counting flip-flop | |
SU546094A1 (en) | Pulse shaper | |
SU871321A1 (en) | Shaper of pulses by binary signal leading edges | |
SU1226451A1 (en) | Random number sequence generator | |
SU652618A1 (en) | Memory cell for shift register | |
SU729584A1 (en) | Information input arrangement | |
SU517164A1 (en) | Pulse counter with controllable conversion factor | |
SU1580535A2 (en) | Ternary counting device | |
SU503186A1 (en) | Phase Comparison Device | |
SU617846A1 (en) | Divider of frequency by six | |
SU663089A2 (en) | Timing pulse generator | |
SU1190491A1 (en) | Single pulse generator | |
SU1510074A1 (en) | Pulse synchronizing device | |
SU586558A1 (en) | Timing discriminator | |
SU566359A1 (en) | Frequency divider by 1,5 | |
SU496656A2 (en) | Pulse shaper | |
SU612414A1 (en) | Frequency divider | |
SU534875A1 (en) | Reversible counter | |
SU434583A1 (en) | RECTANGULAR FORMULATOR PULSE | |
SU425337A1 (en) | DEVICE FOR ALLOCATION OF A SINGLE PULSE \ | |
SU613493A1 (en) | Single-pulse shaper | |
SU932479A1 (en) | Pulse distributor |