SU400015A1

SU400015A1 - FORMER SINGLE PULSES

Info

Publication number: SU400015A1
Application number: SU1627548A
Authority: SU
Inventors: С. Э. Якубайтис В. И. Дениско
Priority date: 1971-02-22
Filing date: 1971-02-22
Publication date: 1973-10-03

Description

1one

Изобретение относитс к автоматике и может быть использовано в электронных и квазиэлектронных АТС и коммутаторах, а также в устройствах автоматического регулировани .The invention relates to automation and can be used in electronic and quasi-electronic PBXs and switches, as well as in automatic control devices.

Р1звестны формирователи одиночных импульсов , содержагцие генератор тактовых нмпульсов с двум выходами, выдающий две импульсные последовательности, сдвинутые по времени, триггер разрешени , соединенный нулевым входом со входом управлени формировател , а единичным входом - с первьпт выходом генератора тактовых импульсов, логические схемы и триггер запрещени .Single pulse shapers are known, the clock pulse generator with two outputs, producing two pulse sequences that are time shifted, the resolution trigger connected by the zero input to the control input of the driver, and the single input with the first output of the clock generator, logic circuits and the trigger inhibitor are known.

Цель изобретени - повыщение надежности работы и упрощение формировател .The purpose of the invention is to increase the reliability of work and simplify the former.

Дл этого в нем нулевой выход триггера разрещени через инвертор подключен к нулевому входу триггера запрещени и первому входу выходной схемы «ИЛИ, второй вход которой соединен с нулевым выходом триггера запрещени , подсоединенного единичным входом ко второму выходу генератора тактовых импульсов.For this, the zero output of the trigger resolution is connected via an inverter to the zero input of the inhibit trigger and the first input of the output circuit OR, the second input of which is connected to the zero output of the inhibit trigger connected by a single input to the second output of the clock generator.

На фиг. 1 приведена фу11кцио 1альна схема предлагаемого формировател ; на фиг. 2- временна диаграмма.FIG. 1 shows the basic scheme of the proposed driver; in fig. 2- time diagram.

Предлагаемый формирователь содержит триггеры 1 и 2 разрещени и запрещени , инвертор 3, схему 4 «ИЛИ с выходом 5, управл ющий вход 6, клеммы 7 и 8 подключени выходов геператора тактовых импульсов, сигналы па которых разнесены во времени. В исходном состо нии нулевой вход триггера 1 соединен с управл ющим входом 6, на который подан едтпщчный сигнал. Единичные входы триггеров 1 н 2 подключены к клеммам 7 и 8. Выход триггера 1 соединен через инвертор 3 со схемой «ИЛИ и с нулевым входом триггера 2. Пулевой вход триггера 2 соединен со входом, схемы «ИЛИ. Па выходе 5 в исходном состо нии - «единица.The proposed shaper contains the enable and disable triggers 1 and 2, the inverter 3, the circuit 4 OR with the output 5, the control input 6, the terminals 7 and 8 connect the clock pulses to the output pulses, the signals of which are separated in time. In the initial state, the zero input of the trigger 1 is connected to the control input 6, to which an output signal is applied. The unit inputs of the trigger 1 n 2 are connected to terminals 7 and 8. The output of the trigger 1 is connected via inverter 3 with the OR circuit and with the zero input of the trigger 2. The bullet input of the trigger 2 is connected to the input of the circuit OR. Pa output 5 in the initial state is “unit.

При поступлении на управ.ч югций вход б нулевого сигнала подготавливаетс тр1нтер 1When entering the control signal of the zero signal to the control unit yy, power supply 1 is prepared.

разрещени . С приходом тактового импульса на клемму 7 Tpiirrep 1 перебрасываетс . Па вход схемы «ИЛП через инвертор 3 поступает «нуль. Па выходе 5 по вл етс нулевой выходной сигнал. Одновременно подготавливаетс триггер 2 запрещени . С приходом тактового импул1 са па клемму 8 триггер 2 перебрасываетс . Па выходе 5 прекращаетс нулевой сигнал, и по вл етс сигнал «единица . При сн тнн управл ющего сигнала соresolution With the arrival of a clock pulse at terminal 7, Tpiirrep 1 is thrown. Pa input circuit "ILP through the inverter 3 enters" zero. At output 5, a zero output signal appears. At the same time, trigger 2 is inhibited. With the arrival of the clock impulse on the terminal 8, the trigger 2 is shifted. On the output 5, the zero signal is terminated, and the "one" signal appears. When removing the control signal with

входа 6 схема возвран аетс в исходное состо ние .input 6, the circuit returns to its original state.

Па фиг. 2 цифры 5, 6, 7 и 8 соответствуют напр жени м на выходе 5, управл ющем входе 6 и на к,1еммах 7 н 8. Кроме того, на фиг. 2Pa figs. 2, the numbers 5, 6, 7, and 8 correspond to the voltages at the output 5, the control input 6, and k, 1mmax 7 and 8. In addition, in FIG. 2

прин ты следуюнще обозначени : 9 - длиaccept the following notation: 9 - length