SU404095A1 - Дифференцирующее устройство - Google Patents

Дифференцирующее устройство

Info

Publication number
SU404095A1
SU404095A1 SU1742146A SU1742146A SU404095A1 SU 404095 A1 SU404095 A1 SU 404095A1 SU 1742146 A SU1742146 A SU 1742146A SU 1742146 A SU1742146 A SU 1742146A SU 404095 A1 SU404095 A1 SU 404095A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
cell
adder
output
transfer
Prior art date
Application number
SU1742146A
Other languages
English (en)
Inventor
В. Ф. Евдокимов А. А. Ефимов витель Г. Е. Пухов
Original Assignee
Киевский Ордена Трудового Красного Знамени Институт Инженеров Гражданской Авиации
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Трудового Красного Знамени Институт Инженеров Гражданской Авиации filed Critical Киевский Ордена Трудового Красного Знамени Институт Инженеров Гражданской Авиации
Priority to SU1742146A priority Critical patent/SU404095A1/ru
Application granted granted Critical
Publication of SU404095A1 publication Critical patent/SU404095A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Claims (2)

1
Изобретение относитс  к области вычислительной техники.
Известны дифференцирующие устройства, содержащие дифференцирующие  чейки.
Предложенное устройство отличаетс  тем, что вход и выход каждой  чейки соединены с одноименными входом и выходом устройства, причем выход нереноса каждой предыдущей  чейки соединен со входом переноса каждой последующей  чейки.
Кроме того, кажда  дифференцирующа   чейка содержит элемент задержки, сумматор и схему «НЕ, вход которой через элемент задержки соединен с первым входом сумматора и входом  чейки, а выход схемы «НЕ подключен ко второму входу сумматора, третий вход которого соединен со входом переноса  чейки, а выходы сумматора подключены: первый - к выходу переноса  чейки, а второй - к выходу  чейки. Это повышает точность работы устройства.
На чертеже показана блок-схема дифференцирующего устройства.
Устройство содержит дифференцируюгцие  чейки 1, 2, 3, выполненные на элементе задержки 4 и сумматоре 5 и схеме «НЕ 6.
Известно, что производна  некоторой функции равна:, АО-до
.
f(t
Ит
д л/:Го
Дл  вычислительной машины гибридного тина переменные удобно представл ть двоичным кодом с цифрами 1,0 и -1 и зап той, фиксированной перед старшим разр дом. В
этом случае приращение функции легко получить путем поразр дного вычитани  значени  функции в момент t из значени  функции в момент /+Д/. В данном устройстве это достигаетс  путем подачи значени  каждого разр да входной величины на один из входов одноразр дного сумматора 5 непосредственно, а на второй вход - после инвертировани  схемой «НЕ б и задержки элементом задержки 4 на врем  At. На выходах всех одноразр дных сумматоров 5 по витс  приращение функции за врем  задержки. Если врем  задержки А представл етс  числом вида 2™, где т - любое целое число, то деление на А можно заменить сдвигом на т разр дов, который легко осуществить простым переключением выходов.
Поскольку двоичный код с цифрами 1,0 и - 1 позвол ет одно и то же число изображать разным сочетанием цифр, то в общем случае
схема предусматривает возможность переноса, необходимость в котором может возникнуть.
-Предмет изобретени 
. 1. Дифференцирующее устройство, содержащее дифференцирующие  чейки, отличающеес  тем, что, с целью повыщени  точности
работы устройства, вход и выход каждой  чейки соединены с одноименными входом и выходом устройства, причем выход переноса каждой предыдущей  чейки соединен со входом переноса каждой последуюпдей  чейки.
2. Устройство по п. Ч, отличающеес  тем, что кажда  дифференцирующа   чейка содержит элемент задержки, сумматор и схему
«НЕ, вход которой через элемент задержки соединен с первым входом сумматора и входом  чейки, а выход схемы «НЕ подключен ко второму входу сумматора, третий вход которого соединен со входом переноса  чейки, а выходы сумматора подключены; первый - к выходу переноса  чейки, а второй - к выходу  чейки.
дходгг п
I 0BbiKHt .
SU1742146A 1972-01-17 1972-01-17 Дифференцирующее устройство SU404095A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1742146A SU404095A1 (ru) 1972-01-17 1972-01-17 Дифференцирующее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1742146A SU404095A1 (ru) 1972-01-17 1972-01-17 Дифференцирующее устройство

Publications (1)

Publication Number Publication Date
SU404095A1 true SU404095A1 (ru) 1973-10-26

Family

ID=20501419

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1742146A SU404095A1 (ru) 1972-01-17 1972-01-17 Дифференцирующее устройство

Country Status (1)

Country Link
SU (1) SU404095A1 (ru)

Similar Documents

Publication Publication Date Title
US4156201A (en) Binary word presence indicating circuit
SU404095A1 (ru) Дифференцирующее устройство
GB802656A (en) Electronic digital computer
SU491129A1 (ru) Устройство дл возведени двоичных чисел в третью степень
SU881741A1 (ru) Цифровой логарифмический преобразователь
SU122948A1 (ru) Арифметическое устройство
SU717754A1 (ru) Преобразователь двоично-дес тичных чисел в двоичные
SU1254476A1 (ru) Устройство дл вычислени квадратного корн
SU436340A1 (ru) Генератор псевдослучайных двоичныхчисел
SU424147A1 (ru) Устройство для деления двоичных чисел
SU402009A1 (ru) Интёгро-дифференцирующее устройство
SU714391A2 (ru) Преобразователь двоичного кода смешанных чисел в двоично-дес тичный код
SU541170A1 (ru) Устройство дл умножени
SU748880A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU798858A1 (ru) Вычислительный узел цифровойСЕТОчНОй МОдЕли дл РЕшЕНи диффЕРЕН-циАльНыХ уРАВНЕНий B чАСТНыХ пРОизВОд-НыХ
JPS55164942A (en) Division circuit
SU1465882A1 (ru) Устройство дл вычислени обратной величины
SU407312A1 (ru) Приоритетное устройство для выполняемых
SU1057942A1 (ru) Устройство дл вычислени функции @ =2 @
SU888110A1 (ru) Последовательное множительное устройство
SU430366A1 (ru) Датчик случайных чисел
SU450167A1 (ru) Устройство дл делени двоичных чисел
SU478306A1 (ru) Матричный параллельный процессор дл вычислени преобразовани адамара
SU551641A1 (ru) Устройство дл извлечени корн третьей степени
SU378828A1 (ru) Генератор случайных чисел