SU378828A1 - Генератор случайных чисел - Google Patents
Генератор случайных чиселInfo
- Publication number
- SU378828A1 SU378828A1 SU1650336A SU1650336A SU378828A1 SU 378828 A1 SU378828 A1 SU 378828A1 SU 1650336 A SU1650336 A SU 1650336A SU 1650336 A SU1650336 A SU 1650336A SU 378828 A1 SU378828 A1 SU 378828A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- register
- output
- input
- multiplication
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относитс к области вычислительной техники и предназн аченю дл получени случайных чисел с двоично-кодированными функци ми распределени . Известны генераторы случайных чисел, содержащие блок схем «И, управл ющий регистр сдвига, блок умножени -сложени , ОДИН вход которого соединен с выходом блока равномерно распределенных случайных чисел, другой - с выходом блока схем «ИЛИ, блок преобразовани интервала, выход и вход которого соединены с выходными клеммами устройства. Дл сок ращени оборудовани в- предлагаемом устройстве ВЫХОДЫ младшего разр да управл ющего регистра сдвига подключены к соответствующим входам блока умножени - , сложени , выход которого подключен к первому входу блока схем «ИЛИ, а через блок схем «И - ко входу блока преобразовани интервала, вторые входы блока схем «ИЛИ и блока схем «И соединены со входной клеммой считывани . На чертеже изображена схема предлагаемого генератора. Он содержит блок / равномерно распределенных в интервале 0,1 случайных чисел, блок 2 умножени - сложени функций распределени , управл ющий регистр сдвига 3, блок схем «И 4, блок схем «ИЛИ 5, блок 6 преобразовани интервала, шину считыва .ни 7, шины S и 9 установки начального состо ни и сдвига регистра, выходные клеммы 10 и //. Блок равномерно распределенных в интервале 0,1 случайных чисел соединен: с одним входо.м блока умножени - сложени функций распределени , выход которого через блок схем «ИЛИ 5 соединен со своим вторым входом. В блок 2 заложен алгоритм выбора большего или меньшего из двух входных чисел в зависимости от управл юшего кода, .поступающего с регистра сдвига 3. Алгоритмам выбора большего и меньшего чисел соответствуют операдии умножени F,(,(i}.F,(K) и сложени f4(X} Л (Л-) ()- 1 (-) F( исходных Fi(K), FZ(X) функций распределени . С выхода блока умножени - сложени функций распределени числа У через блок схем «И 4 поступают на выход 10 и на блок 6 преобразовани интервала, где реализуетс алгоритм Xk ( - Xj)yk,(1) преобразовани чисел УЙ на интервале fe, . Генератор работает следующим образом. Функци распределени выходных случайных чисел задаетс п-разр дным двоичным числом , .которое записываетс по входу 8 в регистр сдвига 5. Нулевой и единичный выходы младшего разр да регистра 3 управл ют работой блока умножени -(Сложени распределени . При этом в блоке 2 выполниетс операци умножени функций распределени , если в младшем разр де регистра 3 записано нулевое значение, или операци ,сложени функций распределени , если в млад-Ю шем разр де регистра записано единичное Зна.чение. Импульсы сдвига ло шине 9 продвигают по кольцу содержимое регистра, который вышеупом нутым образом управл ет ра.ботой блока умножени - - сложени функций распределени . Выход блока 2 подключаетс Hia один из своих входов. (После п-1 сдвигов регистра 3 в блоке 2 соответственно выполн етс п операций умножени -сложени функций распределени , 20 на блок схем «И и блок схем «ИЛИ подаетс импульс считывани . В результате число Yk с выхода блока 2 подаетс непосредственно на выход 10 и при необходимости ка блок 6 преобразовани интервала, где 25 реализуетс алгоритм (1). Через блок схем «ИЛИ импульсом со входа 7 во все разр ды входного регистра блока 2 по второму входу записываютс единичные значени . Это обеспечив ает (по первой со стороны младших 30 разр дов единице управл ющего кода регистра г) занесение во входной регистр блока 2 по второму каналу равномерно распределенного числа с генератора, т. е. подготовку устройства по первой единице регистра со 35 стороны младших разр дов. Код в регистре продвигаетс по кольцу и через каждые п-1 сдвигов регистра с выходов 10 и // снимаютс числа с двоично-кодированными функци ми распределени . Устройство позвол ет получить () числовых последовательностей с различными двоично-кодированными полиноминальными функци ми распределени . При этом по двоичному коду, записанному в регистр, мож- 45 но непосредственно определить вид функции распределени выходной последовательности. 40 Младшие разр ды этого числа до первой единицы включительно несут подготовительную нагрузку, обеспечива лишь подачу числа равномерно распределенной последовательности Hia второй вход блока 2. Каждый из остальных разр дов должен последовательно интерпретироватьс как операци умножени функций распределени , если разр д нулевой , или .как операци сложени функций раопределени , если разр д единичный. В качестве примера дл функции распределени , определ емой семиразр дным двоичным кодом 1000100, можем написать f(yiooMe} - y + где К - функци равномерно распределенной на интервале xj, Xj+i числовой последовательности . Нулевой код регистра может использватьс Дл контрол работоспособности генератора, Р занесении нулевого кода в этот регистр вьгхода .блока умножени - сложени функi ™ распределени должно сниматьс максимально возможное число У, если оно было предварительно записано по шине 7 в блок 2. Предмет изобретени Генератор случайных чисел, содержащий блок схем «И, управл ющий кольцевой регистр сдвига, блок умножени - сложени , один вход которого соединен с выходом блока равномерно распределенных случайных чисел, другой--с выходом блока схем «ИЛИ, блок преобразовани интервала, выход и Вход которого соединены с выходными клеммами устройства, отличающийс тем, что, с целью сокращени оборудовани , выходы младшего разр да управл ющего регистра сдвига подключены к соответствующим входам блока умножеви -сложени , выход которого подключен к первому входу блока схем «ИЛИ, а через блок схем «И - ко входу блока преобразовани интервала, вторые входы блока схем «ИЛИ и -блока схем «И соединены со входной клеммой считываниЯ генератора.
//
-Н 4W
Ч
V
5 9
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1650336A SU378828A1 (ru) | 1971-04-23 | 1971-04-23 | Генератор случайных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1650336A SU378828A1 (ru) | 1971-04-23 | 1971-04-23 | Генератор случайных чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU378828A1 true SU378828A1 (ru) | 1973-04-18 |
Family
ID=20473411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1650336A SU378828A1 (ru) | 1971-04-23 | 1971-04-23 | Генератор случайных чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU378828A1 (ru) |
-
1971
- 1971-04-23 SU SU1650336A patent/SU378828A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4616330A (en) | Pipelined multiply-accumulate unit | |
SU378828A1 (ru) | Генератор случайных чисел | |
US3082950A (en) | Radix conversion system | |
KR920006843A (ko) | 반도체 연산장치 | |
US5471156A (en) | Device and method for binary-multilevel operation | |
US4013879A (en) | Digital multiplier | |
US4543641A (en) | Multiplication device using multiple-input adder | |
US5463572A (en) | Multi-nary and logic device | |
US5463571A (en) | Multi-nary OR logic device | |
US3729625A (en) | Segmented straight line function generator | |
US3579267A (en) | Decimal to binary conversion | |
US3805042A (en) | Multiplication of a binary-coded number having an even radix with a factor equal to half the radix | |
GB1441635A (en) | Multiplier circuits | |
US3887912A (en) | Analogue-digital converter apparatus | |
JPS54143036A (en) | Decentralized addition and subtraction system | |
GB1083838A (en) | Apparatus for combining arithmetically two numbers | |
US3746849A (en) | Cordic digital calculating apparatus | |
GB1343643A (en) | Apparatus for shifting digital data in a register | |
KR950010822B1 (ko) | 다치논리와 2치논리의 배타적 논리합 연산기 및 연산방법 | |
SU1697079A1 (ru) | Устройство дл умножени чисел по модулю | |
US3505675A (en) | Converter for binary and binary-coded decimal numbers | |
US4903027A (en) | A/D converter comprising encoder portion having function of multiplying analogue input by digital input | |
KR880001011B1 (ko) | 유한필드내의 곱셈 처리방법 | |
DE3889356D1 (de) | Mustererkennungsgerät, das nach einer zusammengesetzten Ähnlichkeitsmethode arbeitet. | |
SU378827A1 (ru) | Генератор случайных чисел |