SU1753476A1

SU1753476A1 - Устройство дл адресации пам ти

Info

Publication number: SU1753476A1
Application number: SU904794727A
Authority: SU
Inventors: Валентин Сергеевич Говоров; Владимир Константинович Маригодов; Михаил Васильевич Пузанов; Сергей Владимирович Есин
Original assignee: Севастопольский Приборостроительный Институт
Priority date: 1990-02-21
Filing date: 1990-02-21
Publication date: 1992-08-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл выбора корпуса большой интегральной схемы модул репрограмми- руемой пам ти и формировани адреса символа применительно к этому корпусу по номеру инструкции или текста, хран щихс в этом модуле Целью изобретени вл етс расширение функциональных возможностей устройства за счет преобразовани номера инструкции в требуемый номер корпуса пам ти и адрес в рамках корпуса. Цель достигаетс тем, что в устройство, содержащее первый ждущий генератор, элемент ИЛИ и первый цифровой двоичный счетчик, введены два регистра, четыре двоичных счетчика, две схемы сравнени , два элемента И и второй ждущий генератор 2 ил. СО С

Description

Изобретение относитс к области автоматики и вычислительной техники и может быть использовано дл выбора корпуса большой интегральной схемы модул ре- программируемой пам ти и формировани адреса символа применительно к этому корпусу по номеру инструкции или текста, хран щихс в этом модуле

Известно устройство аналогичного назначени , содержащее селектор-мультиплексор , тактовый генератор, генератор строба, цифровой двоичный счетчик и дешифратор .

Наиболее близким к предлагаемому вл етс устройство, содержащее ждущий генератор , элемент ИЛИ и двоичный счетчик

Недостаток этих устройств состоит в том, что дл формировани номера большой интегральной схемы (БИС), вход щей в модуль репрограммируемой пам ти (ОРЗУ), и адреса символа применительно к данной БИС предлагаетс использование микропроцессора , т е. выполнение устройств по принципу гибкой логики, что значительно усложн ет и удорожает их.

Цель изобретени - расширение функциональных возможностей устройства за счет возможности преобразовани номера инструкции в требуемый номер корпуса пам ти и адрес в рамках корпуса.

Эта цель достигаетс тем, что в устройство , содержащее ждущий генератор, элемент ИЛИ и двоичный счетчик, в ведены два регистра, четыре счетчика, две схемы сравнени , два элемента И, ждущий генератор, причем первый синхровход устройства подключен к синхровходу первого регистра, входам начальной установки счетчиков с

VJ

сл со

VJ

о

первого по четвертый и к входу запуска первого ждущего генератора, выход которого подключен к счетному входу четвертого счетчика, выходы которого подключены к выходам адреса символа устройства и к вхо- дам первого элемента И, выход которого подключен к входу установки в ноль четвертого счетчика и к счетному входу третьего счетчика, выход которого подключен к выходу номера корпуса пам ти устройства, выхо- ды второго счетчика подключены к входам второго элемента И, выход которого под- ключе н к входу установки и в ноль второго счетчика и счетному входу первого счетчика, выход которого подключен к первому входу первой схемы сравнени , вход номера инструкции устройства подключен к информационному входу первого регистра, выход которого подключен к второму входу первой схемы сравнени , выход которой подклю- чен к входу индикации завершени определени номера корпуса пам ти устройства, второй синхровход устройства подключен к синхровходу второго регистра, входу начальной установки П того счетчика и к входу запуска второго ждущего генератора, вход номера символа в инструкции устройства подключен к информационному входу второго регистра, выход которого подключен к первому входу второй схемы сравнени , вы- ход которой подключен к выходу индикации завершени формировани адреса устройства и к входу останова второго ждущего генератора, выход которого подключен к второму входу элемента ИЛИ и счетному входу п того счетчика, выход которого подключен к второму входу второй схемы сравнени .

Сущность изобретени состоит в том, что устройство, выполненное по принципу жесткой логики, позвол ет управл ть модулем репрограммируемой пам ти без усложнени структуры устройства при любом количестве инструкций, которые хран тс в модуле РПЗУ с целью их отображени и с возможностью замены БИС РПЗУ кодов устаревших символов.

На фиг. 1 дана структурна схема устройства; на фиг. 2 - эпюры сигналов, по с- н ющие работу устройства.

На схеме обозначены первый 1 регистр, первый 2, второй 3, третий 4 и четвертый 5 цифровые двоичные счетчики, первый ждущий генератор 6, элемент ИЛИ 7, первый 8 и второй 9 элементы И, первый блок 10 сравнени , второй регистр 11, п тый цифровой двоичный счетчик 12, второй ждущий генератор 13 и второй цифровой блок 14 сравнени .

Устройство (фиг. 1) работает в следующей последовательности.

Сигнал Ui (фиг. 2), поступающий от МПИ по первому управл ющему входу устройства , подводитс к управл ющему входу первого регистра 1 и первому входу первого 2, второго 3 и третьего 4 цифровых двоичных счетчиков, а также к первому входу четвертого цифрового двоичного счетчика 5. Под воздействием этого сигнала в счетчик 2 засылаетс единица, а счетчики 3-5 устанавливаютс в нуль. Под воздействием сигнала Ui в регистр 1 по информационным входам засылаетс номер инструкции {Ми} (по первой группе информационных входов устройства ).

Сигнал Ui подводитс также к первому входу первого ждущего генератора и запускает его. С выхода генератора 6 снимаютс импульсы UGI, которые поступают на второй (счетнцй) вход счетчика 3 и через элемент ИЛИ 7 - на второй (счетный) вход счетчика 5.

Выходы счетчика 3 замыкаютс на входы первого 8 элемента И. Когда содержимое счетчика 3 становитс равным NB, с выхода элемента И 8 снимаетс сигнал, который подводитс к второму (счетному) входу счетчика 2 и увеличивает его содержимое на единицу. Этот же сигнал с выхода элемента 8 подводитс к третьему (второму управл ющему ) входу счетчика 3 и сбрасывает его в нуль.

Импульсы UGI с выхода генератора б через элемент ИЛИ 7 подвод тс к второму (счетному) входу счетчика 5. Когда его содержимое становитс равным NI.NB, с выхода второго элемента И 9 снимаетс сигнал, который подводитс к третьему входу счетчика 5 и сбрасывает его в нуль. Этот же сигнал с выхода элемента 9 подводитс к второму (счетному) входу счетчика 4 и увеличивает его содержимое на единицу.

Рассмотренный процесс продолжаетс до тех пор, пока содержимое счетчика 2 не станет равным содержимому регистра 1. В этом случае с выхода первого 10 цифрового блока сравнени снимаетс сигнал Uci, который подводитс к второму входу генератора б и срывает его генерацию. В результате в счетчике 4 фиксируетс номер корпуса БИС РПЗУ, в котором находитс инструкци , номер которой равен {Ми} и находитс в регистре 1, а в счетчике 5 - адрес первого символа в инструкции применительно к данному номеру корпуса БИС РПЗУ. Выход блока 10 вл етс первым управл ющим выходом устройства.

Сигнал Uci с выхода блока 10 подводитс к МПИ. Передний фронт этого сигнала

информирует МПИ об окончании процесса преобразовани номера инструкции. От МПИ по первому управл ющему входу устройства поступает сигнал U2, который подводитс к управл ющему входу второго регистра и к первому входу п того 12 цифрового двоичного счетчика. Под воздействием этого сигнала в счетчик 12 засылаетс единица, а в регистр 11 по информационным входам (по второй группе информационных входов устройства) засылаетс номер символа {Nc} в данной инструкции.

Сигнал Ua подводитс также к первому входу второго 13 ждущего генератора и запускает его. С выхода генератора 13 снимаютс импульсы UG2. которые подвод тс к второму (счетному) входу счетчика 12. Эти же импульсы Uoa через элемент ИЛИ 7 с выхода генератора 13 поступают на второй (счетный) вход счетчика 5. Этот процесс продолжаетс до тех пор, пока содержимое счет -ича 12 не станет равным содержимому регистра 11, В этом случае с выхода второго 14 цифрового блока сравнени снимаетс сигнал Uca, который подводитс к второму входу генератора 13 и срывает его генерацию . В результате в счетчике 5 фиксируетс адрес символа в данной инструкции, котора хранитс в корпусе БИС РПЗУ, номер которого находитс в счетчике 4. Выход блока 14 вл етс вторым управл ющим выходом устройства. Сигнал Ucz поступает к МПИ и информирует его об окончании данного процесса.

Если NB 160, т.е. 10100000 в цифровом двоичном коде, то элемент 8 представл ет собой элемент И с двум входами, на один из которых замыкаетс шестой выход счетчика 3, а на второй - восьмой.

Если ЫБ 160, a Ni -51, то NeNi 81160, т.е. 1111111100000 в цифровом двоичном коде. В этом случае элемент 0 представл ет собой элемент И с восемью входами, которые замыкаютс соответственно на шестой - тринадцатый выходы счетчика 5.

Claims

Формула изобретени

Устройство дл адресации пам ти, содержащее ждущий генератор, элемент ИЛИ и двоичный счетчик, отличающеес тем, что, с целью расширени функциональных возможностей устройства за счет возможности преобразовани номера инструкции в требуемый номер корпуса пам ти и адрес в рамках корпуса, в него введены два

регистра, четыре счетРчика, две схемы сравнени , два элемента И, ждущий генератор, причем первый синхровход устройства подключен к синхровходу первого регистра, входам начальной установки счетчиков с

первого по четвертый и к входу запуска первого ждущего генератора, выход которого подключен к счетному входу второго счетчика и к первому входу элемента ИЛИ, выход которого подключен к счетному входу четвертого счетчика, выходы которого подключены к выходам адреса символа устройства и к входам первого элемента И, выход которого подключен к входу установки в О чет- вертого счетчика и к счетному входу

третьего счетчика, выход которого подключен к выходу номера корпуса пам ти устройства , выходы второго счетчика подключены к входам второго элемента И, выход которого подключен к входу установки в О второго счетчика и счетному входу первого счетчика, выход которого подключен к первому входу первой схемы сравнени , вход номера инструкции устройства подключен к информационному входу Первого регистра,

выход которого подключен к второму входу первой схемы сравнени , выход которой подключен к входу индикации завершени определени номера корпуса пам ти устройства , второй синхровход устройства подключей к синхровходу второго регистра, входу начальной установки п того счетчика и к входу запуска второго ждущего генератора , вход номера символа в инструкции устройства подключен к информационному

входу второго регистра, выход которого подключен к первому входу второй схемы сравнени , выход которой подключен к выходу индикации завершени формировани адреса устройства и к входу останова второго ждущего генератора, выход которого подключен к второму входу элемента ИЛИ и счетному входу п того счетчика, выход которого подключен к второму входу второй схемы сравнени .

CUN&MQ

Фиг J

,,-JJJJJL...ll

СУ

Ч

us

X

tfcr

t

ИМИ IN