SU1737466A1 - Устройство дл определени оптимального периода технического обслуживани издели - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в научных исследовани х и технике, где требуетс  определ ть минимально необходимое число резервных элементов дл  обеспечени  беспрерывной работы издели  в течение заданного времени и с заданным коэффициентом обеспеченности. С целью расширени  области применени  за счет реализации вычислени  количества минимально необходимого числа резервных элементов устройство содержит два комбинационных сумматора, блок вычислени  экспоненты, блок делени , три коммутатора , блок умножени , блок сравнени , два накопительных сумматора, два блока суммировани  - умножени , преобразователь амплитуды в длительность, два триггера, формирователь одиночного импульса, блок синхронизации и элемент ИЛИ 1 ил

Description

Изобретение относитс  к области вычислительной техники и может быть использовано в научных исследовани х и технике, где требуетс  определ ть минимально необходимое число резервных элементов дл  обеспечени  беспрерывной работы издели  в течение заданного времени и с заданным коэффициентом обеспеченности.

Известно устройство, содержащее датчик времени, блок непинейности, интегратор , блок сравнени , четыре регистра, регистратор, два блока делени , четыре блока умножени , три ключа и два сумматора. Оно позвол ет определ ть минимально необходимый запас ресурса дл  работы издели  в течение заданного времени. Однако оно не позвол ет определ ть минимально необходимое число резервных элементов дл  обеспечени  беспрерывной работы издели  в течение заданного времени и с заданным коэффициентом обеспеченности.

Известно также устройство, содержащее датчик времени, блок нелинейности, три элемента задержки, блок сравнени , два ключа, интегратор, три сумматора, два блока делени  и блок умножени  Оно позвол ет определ ть среднее значение числа резервных элементов, необходимых дл  эксплуатации издели  в течение заданного времени. Однако оно не позвол ет определ ть минимально необходимое число резер- вных элементов дл  обеспечени  беспрерывной работы издели  в течение заданного времени и с заданным коэффициентом обеспеченности.

Наиболее близким по технической сущности к изобретению  вл етс  устройство, содержащее датчик времени, блок нелинейности , интегратор, три блока умножени , че-ч ы Ч

тыре сумматора, блок делени , три элемента задержки, компаратор, три ключа и регистратор . Оно позвол ет определ ть среднее значение числа резервных элементов, необходимых дл  эксплуатации издели  в течение заданного времени.

Недостатком устройства  вл етс  невозможность определени  минимально необходимого числа резервных элементов дл  обеспечени  беспрерывной работы издели  в течение заданного времени и с заданным коэффициентом обеспеченности в услови х непрерывного контрол  работоспособности издели .

Целью изобретени   вл етс  расширение области применени  за счет реализации вычислени  количества минимально необходимого числа резервных элементов.

Поставленна  цель достигаетс  тем, что в устройство, содержащее два комбинационных сумматора, блок вычислени  экспоненты , блок делени , три коммутатора, блок умножени  и блок сравнени , причем информационный вход устройства соединен с информационным входом первого коммутатора , выход второго коммутатора соединен с первым входом первого комбинационного сумматора, выход которого соединен с входом делител  блока делени , выход второго комбинационного сумматора соединен с первым входом блока умножени , второй вход которого соединен с выходом блока вычислени  экспоненты, а выход подключен к первому информационному входу блока сравнени , второй информационный вход которого подключен к входу задани  коэффициента обеспеченности устройства, а выход подключен к входу управлени  третьего коммутатора, выход которого соединен с выходом устройства, введены два накопительных сумматора, два блока суммировани  - умножени , преобразователь амплитуды в длительность, два триггера, формирователь одиночного импульса, блок синхронизации и элемент ИЛИ, причем вход запуска устройства соединен со счетным входом первого триггера, с входом установки в единицу второго триггера и входами сброса первого и второго блоков суммировани  - умножени , вход задани  единичного уровн  сигнала устройства соединен с первыми информационными входами первого и второго блоков суммировани  - умножени , первым входом второго комбинационного сумматора, информационным входом второго коммутатора и информационным входом первого накопительного сумматора , первый выход которого соединен с информационным входом третьего коммутатора , и второй - с вторым информационным входом второго блока суммировани  - умножени , выход которого соединен с вторым входом первого комбинационного сумматора , управл ющий вход второго коммутатора соединен с выходом второго

триггера, информационный вход устройства соединен с вторым информационным входом первого блока суммировани  - умножени , выход которого соединен с входом делимого блока делени , выход которого соединен с информационным входом второго накопительного сумматора, выход которого соединен с вторым входом второго комбинационного сумматора, выход первого триггера соединен с управл ющим входом

первого коммутатора, выход которого соединен с информационным входом преобразовател  амплитуды в длительность, управл ющий вход которого соединен с выходом первого триггера, а выход подключен

к информационному входу блока вычислени  экспоненты и входу формировател  одиночного импульса, выход которого соединен с первым входом блока синхронизации и первым входом элемента ИЛИ, выход

которого соединен с входом запуска блока сравнени , выход которого подключен к второму входу блока синхронизации, первый выход которого соединен с входами синхронизации первого накопительного сумматора и первого блока суммировани  - умножени , второй выход блока синхронизации соединен с входом синхронизации второго блока суммировани  - умножени  и входом установки в ноль второго триггера,

третий и четвертый выходы блока синхронизации соединены с входом синхронизации второго накопительного сумматора и вторым входом элемента ИЛИ соответственно. Пусть изделие должно непрерывно функционировать в течение заданного времени т . Считаем, что контроль работоспособности издели  проводитс  непрерывно и отказ обнаруживаетс  мгновенно. После обнаружени  отказа изделие ремонтируетс  за

пренебрежимо короткое врем  и сразу же возвращаетс  в рабочее состо ние. При этом под ремонтом понимаетс  полное восстановление всех исходных свойств издели . Пусть необходимо обеспечить

беспрерывную работу издели  в течение времени т с заданной веро тностью (или коэффициентом обеспеченности) 1 д , Восстановление работоспособности издели  осуществл етс  за счет резервных элементов . Пусть функци  распределени  веро тности по влени  отказа издели  F(t) за врем  t имеет экспоненциальное распределение с интенсивностью отказов Я. Тогда

функци  распределени  веро тности по влени  К-го отказа издели  Рк(т.) за врем  t будет равна К-й свертке функций распределени  F(t):

FK(T) (F F (K 1)(t),

(D

где F (t) - (К-1)-  свертка функций распределени  F(t).

Дл  экспоненциального закона распределени  веро тность по влени  отказа издели  FK(T.) будет иметь распределение Эрланга пор дка К:

к - 1

FK(t)1-exp(-At) 2 i 0

(2)

Задача обосновани  минимально необходимого количества резервных элементов дл  обеспечени  беспрерывной работы издели  в течение заданного времени т с заданным коэффициентом обеспеченности (1 - д) формулируетс  следующим образом: найти минимальное значение К, при котором выполн етс  неравенство:

ехр (-At)

1-с5.(3)

На чертеже приведена схема предлагаемого устройства.

Устройство содержит первый накопительный сумматор 1, первый блок 2 суммировани  - умножени , первый коммутатор 3, преобразователь 4 амплитуды в длительность , первый триггер 5, второй блок 6 суммировани  - умножени , блок 7 делени , формирователь 8 одиночного импульса, блок 9 вычислени  экспоненты, первый комбинационный сумматор 10, второй накопительный сумматор 11, второй комбинационный сумматор 12, блок 13 умножени , второй коммутатор 14, блок 15 синхронизации, элемент ИЛИ 16, второй триггер 17, блок 18 сравнени  и третий коммутатор 19.

Устройство работает следующим образом .

По сигналу Пуск с входа запуска устройства первый 5 и второй 17 триггеры перевод тс  в единичное состо ние, первый 2 и второй 6 блоки суммировани  - умножени  перевод тс  в состо ние готовности к работе. С информационного входа устройства на второй информационный вход первого блока 2 суммировани  -- умножени  и на информационный вход первого коммутатора 3 поступает аналоговый сигнал Аг. По

сигналу с выхода первого триггера 5 запускаетс  преобразователь 4 амплитуды в длительность, который преобразует аналоговый сигнал А г, поступающий с выхода

первого коммутатора 3 на информационный вход преобразовател  4 амплитуды в длительность , в импульс длительностью А г. Импульс длительностьюАг с выхода преобразовател  4 амплитуды в длительность поступает на информационный вход блока 9 вычислени  экспоненты и на вход формировател  одиночного импульса 8. По переднему фронту импульса запускаетс  блок 9 вычислени  экспоненты, а по заднему фронту импульса запускаетс  формирователь 8 одиночного импульса, а блок 9 вычислени  экспоненты запоминает значение выходного сигнала в момент А г, т.е. ехр (-Аг ), Сигнал ехр (-Аг ) поступает на второй вход

блока 13 умножени . С входа задани  единичного уровн  сигнала устройства сигнал единичного уровн  поступает на информационный вход второго коммутатора 14, на информационный вход первого накопительного сумматора 1, на первые информационные входы блоков 2 и 6 суммировани  - умножени  и на первый вход второго комбинационного сумматора 12. Так как в начале работы устройства на втором входе второго

комбинационного сумматора 12 будет нулевой сигнал, то сигнал единичного уровн  с выхода второго комбинационного сумматора 12 поступает на первый вход блока 13 умножени . Импульс с выхода формировател  одиночного импульса 8 поступает на первый вход блока 15 синхронизации и через элемент ИЛИ 16 на вход запуска блока 18 сравнени . Сигнал ехр (- Аг) с выхода блока 13 умножени  поступает на первый

вход блока 18 сравнени , на втором входе которого будет значение (1 -д ), поступающее с входа задани  коэффициента обеспеченности устройства. Если ехр (-Аг) (1 - д). то на выходе блока 18 сравнени  будет нулевой сигнал. По заднему фронту импульса с выхода формировател  одиночного импульса 8 запускаетс  блок 15 синхронизации . Блок 15 синхронизации генерирует на своих выходах последовательности импульсов со скважностью,равной четырем,и сдвинутыми на каждом последующем выходе относительно предыдущего на четверть периода . Импульс с первого выхода блока 15 синхронизации поступает на входы синхронизации первого накопительного сумматора 1 и первого блока 2 суммировани  - умножени . По заднему фронту импульса на первом и втором выходах первого накопительного сумматора 1 будут соответственно

сигналы 2 и 1, а на выходе первого блока 2 суммировани  - умножени  будет сигнал Кг , который поступает на вход делимого блока 7 делени . Чтобы на выходе блока 7 делени  не был сигнал, равный ос , на его вход делител  поступает сигнал единичного уровн  с выхода второго коммутатора 14 через первый комбинационный сумматор 10, так как на второй вход первого комбинационного сумматора 10 в это врем  поступает нулевой сигнал. После окончани  импульса на первом выходе блока 15 синхронизации очередной импульс по вл етс  на его втором выходе. Этот импульс поступает на вход синхронизации второго блока 6 суммировани  - умножени  и на вход установки в ноль второго триггера 17. По заднему фронту импульса на выходе второго блока 6 суммировани  - умножени  будет сигнал единичного уровн , а второй триггер 17 переведетс  в нулевое состо ние. Таким образом, по окончании импульса с второго выхода блока 15 синхронизации на втором входе первого комбинационного сумматора 10 будет сигнал единичного уровн , и на первом - нулевого уровн , на информационном входе второго накопительного сумматора 11 будет сигнал Ят. После окончани  импульса на втором выходе блока 15 синхронизации очередной импульс по вл етс  на его третьем выходе, который поступает на вход синхронизации второго накопительного сумматора 11. По окончании импульса на выходе второго накопительного сумматора 11 будет сигнал Ят, а на первом входе блока 13 умножени  будет сигнал (1 + Ят). На выходе блока 13 умножени  будет сигнал ехр (-Яг ) (1 + Ят), который поступает на первый вход блока 18 сравнени . После окончани  импульса на третьем выходе блока 15 синхронизации очередной импульс по витс  на его четвертом выходе, который через элемент ИЛИ 16 поступит на вход запуска блока 18 сравнени . По этому импульсу происходит сравнение сигналов на входах блока 18 сравнени . Если ехр (-Ят) (1 + Яг) (1 -д ), то на выходе блока 18 сравнени  будет нулевой сигнал, который не преп тствует окончанию вычислительного процесса. Тогда по окончании импульса на четвертом выходе блока 15 синхронизации очередной импульс по витс  на его первом выходе и весь цикл вычислений повторитс . По окончании импульса на первом выходе блока 15 синхронизации на выходе первого блока 2 суммировани  - умножени  будет значение (Ят ) , на первом и втором выходах первого накопительного сумматора 1 будут соответственно значени  3 и 2. По окончании импульса на втором выходе блока 15 синхронизации на выходе второго блока 6 суммировани  - умножени  будет значение сигнала 21. По окончании

импульса на третьем выходе блока 15 синхронизации на выходе второго накопительного сумматора 11 будет значение Ят + (Ят )2/2, а на выходе второго комбинационного сумматора 12 будет значение сигнала 1 + Ят + ( Ят )2/2. Если ехр(-Ят)1 +Ят + (Ят)2/2(1 -д), то весь процесс вычислений повторитс . Таким образом, в каждом цикле вычислений в накопительных сумматорах значение

сигнала на информационном входе суммируетс  со значением сигнала, который был на их выходах в предыдущем цикле вычислений, а в блоках суммировани  - умножени  значение сигнала на втором

информационном входе перемножаетс  со значением сигнала, который был на их выходах в предыдущем цикле вычислении . Весь процесс вычислений будет повтор тьс  до тех пор, пока не будет

выполн тьс  следующее неравенство:

(Ят)

к - 1

)

-М1).

0

5

5

0

Как только это выполнитс , на выходе блока 18 сравнени  по витс  единичный управл ющий сигнал. По этому сигналу с первого выхода первого накопительного сумматора 1 через третий коммутатор 19 на выход устройства поступит значение К - минимально необходимое число резервных элементов дл  обеспечени  беспрерывной работы издели  в течение заданного времени т с заданным коэффициентом обеспеченности (1 -д ). Управл ющий сигнал с выхода блока 18 сравнени  поступит на второй вход (установ нул ) блока 15 синхронизации . На этом работа устройства заканчиваетс .

Устройство позвол ет определить минимально необходимое число резервных элементов дл  обеспечени  беспрерывной работы издели  в течение заданного времени и с заданным коэффициентом обеспеченности , что повышает эффективность эксплуатации изделий.

Claims (1)

1. Формула изобретени 

   Устройство дл  определени  оптималь- ного периода технического обслуживани  издели , содержащее два комбинационных сумматора, блок вычислени  экспоненты, блок делени , три коммутатора, блок умножени  и блок сравнени , причем информационный вход устройства соединен с

   информационным входом первого коммутатора , выход второго коммутатора соединен с первым входом первого комбинационного сумматора, выход которого соединен с входом делител  блока делени , выход второго комбинационного сумматора - с первым входом блока умножени , второй вход которого соединен с выходом блока вычислени  экспоненты , а выход подключен к первому информационному входу блока сравнени , второй информационный вход которого подключен к входу задани  коэффициента обеспеченности устройства, а выход- к входу управлени  третьего коммутатора, выход которого соединен с выходом устройства, отличающеес  тем, что, с целью расширени  области применени  за счет реализации вычислени  количества минимально необходимого числа резервных элементов , в него введены два накопительных сумматора, два блока суммировани -умножени , преобразователь амплитуды в длительность , два триггера, формирователь одиночного импульса, блок синхронизации и элемент ИЛИ, причем вход запуска устройства соединен со счетным входом первого триггера, с входом установки в 1 второго триггера и входами сброса первого и второго блоков суммировани  -умножени , вход задани  единичного уровн  сигнала устройства соединен с первыми информационными входами первого и второго блоков суммировани -умножени , первым входом второго комбинационного сумматора, информационными входами второго коммутатора и первого накопительного сумматора, первый выход которого соединен с информационным входом третьего коммутатора, а второй - с вторым информационным входом второго блока суммировани -умножени , выход которого соединен с вторым входом первого комбинационного сумматора, управл ющий вход второго ком- мутатора соединен с выходом второго триггера , информационный вход устройства - с вторым информационным входом первого блока суммировани -умножени , выход которого соединен с входом делимого блока 0 делени , выход которого соединен с информационным входом второго накопительного сумматора, выход которого соединен с вторым входом второго комбинационного сумматора , выход первого триггера соединен с 5 управл ющим входом первого коммутатора, выход которого соединен с информационным входом преобразовател  амплитуды в длительность, управл ющий вход которого соединен с выходом первого триггера, а вы- 0 ход подключен к информационному входу блока вычислени  экспоненты и входу формировател  одиночного импульса, выход которого соединен с первыми входами блока синхронизации и элемента ИЛИ, выход ко- 5 торого соединен с входом запуска блока сравнени , выход которого подключен к второму входу блока синхронизации, первый выход которого соединен с входами синхронизации первого накопительного 0 сумматора и первого блока суммировани - умножени , второй выход блока синхронизации соединен с входом синхронизации второго блока суммировани -умножени  и входом установки в О второго триггера, 5 третий и четвертый выходы блока синхронизации соединены с входом синхронизации второго накопительного сумматора и вторым входом элемента ИЛИ соответственно