SU1735858A1 - Устройство управлени динамической пам тью - Google Patents

Abstract

Изобретение относитс -к вычислительной технике, в частности к устройствам управлени  оперативными запоминающими устройствами динамического типа. Цель изобретени  - расширение функциональных возможностей. Устройство содержит генератор 1 синхроимпульсов , делитель 2 частоты, счетчик 6 адреса, элемент ИЛИ 5, блок 3 управлени  регенерацией, блок А управлени  обращением к пам ти, мультиплексоры 7,- 8. Устройство обеспечивает работу как с синхронными , так и асинхронными магистрал ми , 1 з.п. ф-лы, 6 ил.

Description

ЗРКО

С

vj

00

ел

оо ел

00

ФЫ9.1

Изобретение относитс  к вычислительной технике и может быть исполь- зовано дл  управлени  пам тью динамического типа.

Известен контроллер динамической пам ти, содержащий счетчик адреса регенерации, подключенный к входу мультиплексора, формирователь управл ющих сигналов, подключенный к входам сметчика адреса регенерации, управл ющим входам мультиплексора и к выходу контроллера, причем входы формировател  управл ющих сигналов, один из входов счетчика адреса регенерации и часть входов мультиплексора  вл ютс  входами контроллера, а выход мультиплексора и часть выходов формировател  управл ющих сигналов  вл ютс  выходами контроллера.

Недостатками известного контроллера  вл ютс  ограниченные функциональные возможности из-за отсутстви  в контроллере механизма, позвол ющег избежать конфликтных ситуаций при одновременном обращении к пам ти нескольких активных устройств, низкое быстродействие, так как цикл регенерации и рабочий цикл-занимают равный период времени, хот  при регенерации пам ти одним управл ющим сигналом врем  регенерации можно сократить. Контроллер имеет повышенное потребление энергии, ток как регенераци , при которой потребл етс - большое количество энергии., производитс  при отсутствии обращени  к пам ти не через определенные техническими услови ми -интервалы времени, а посто нно с гораздо большей частотой.

Известен контроллер динамической пам ти, содержащий тактовый генера-/ тор, подключенный к таймеру регенерации , арбитру запросов, схеме синхронизации , счетчик адреса регенерации, подключенный к выходу таймера регенерации , мультиплексор, подключенный к входу счетчика адреса регенерации, один из входов арбитра запросов подключен к выходу таймера регенерации, а выход - к входу схемы синхрониза- ции, выходы схемы синхронизации подключены к управл ющим входам мультиплексора , причем выход и часть входов мультиплексора  вл ютс  соответственно адресными выходами и входами контроллера, часть входов арбитра запросов  вл етс - управл ющими входа ми контроллера, а часть выходов схе0

5

0

5

0

5

0

S

(

5

мы синхронизации - управл ющими выходами контроллера.

Контроллер имеет ограниченные функциональные возможности, так как не может быть использован при большом числе устройств, напр мую работающих с пам тью, из-за отсутстви  механизма синхронизации работы устройств ,, работающих с пам тью, что может привести к потере информации или к конфликтным ситуаци м на магистрали , когда несколько устройств одновременно обрат тс  к пам ти.

Другим недостатком устройства  вл етс 1 низкое быстродействие из-за использовани  общей схемы синхронизации дл  формировани  сигнала управлени  пам тью как в рабочем режиме , так и в режиме регенерации.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство управлени  динамической пам тью, содержащее генератор синхроимпульсов , делитель частоты, счетчик адреса, мультиплексор, блок управлени  обращением к пам ти, блок управлени  регенерацией и элемент ИЛИ.

Известное устройство имеет ограниченные функциональные возможности из-за того, что управл етс  сигналами записи и чтени  определенной длительности (2,5 или 3 такта), измеренной в тактах синхрочастоты, и не может работать в асинхронных магистрал х или в синхронных магистрал х, дл  которых длительности управл ющих сигналов отличаютс  от указанной величины.

Целью изобретени   вл етс  расширение функциональных возможностей за счет обеспечени  работы в синхронном и асинхронном режимах

С этой целью в устройство управлени  динамической пам тью, содержащее генератор синхроимпульсов, делитель частоты, счетчик адреса, элемент ИЛИ, первый мультиплексор, блок управлени  обращением к пам ти и блок управлени  регенерацией, причем выход генератора синхроимпульсов- подг ключей к входу делител  частоты, первый , второй и третий информационные входы и выход первого мультиплексора подключены-соответственно к выходу счетчика адреса,, входу адреса строки устройства, входу адреса столбца устройства и к выходу устройства, первый

э

выход блока управлени  регенерацией подключен к входу-выходу признакаа зан тости магистрали устройства и к первому входу блока управлени  регенерацией , второй вход которого подключен к выходу делител  частоты, выход генератора синхроимпульсов подключен к третьему входу блока управлени  регенерацией,. первый и второй входы, первый, второй и третий выходы блока управлени  обращением к пам ти подключены соответственно к входам режимов записи и чтени  устройства , первому входу элемента ИЛИ, первому управл ющему входу первого мультиплексора, выходу выбора адреса столбца устройства, второй выход блока управлени  регенерацией подключен к выходу последовательного приоритета устройства, третий выход блока управлени  регенерацией подключен к счетному входу счетчика адреса и к второму входу элемента ИЛИ, выход которого подключен к второму управл ющему входу первого мультиплексора и выходу выбора адреса строки устройства, введен второй мультиплексор, причем выход генератора синхроимпульсов подключен к первому информационному входу второго Мультиплексора, выход которого подключен к третьему входу блока управлени  обращением к пам ти, четвертый выход которого подключен к выходу синхронизации работы в асинхронном режиме устройства и к второму информационному входу второго мультиплексора, управл ющий вход которого подключен к входу задани  режима функционировани  устройства. Блок управлени  обращением к пам ти содержит четыре триггера, два элемента и элемент НЕ, причем инверсный выход первого триггера подключен к выходу выбора адреса строки устройства, входы режимов записи и чтени  устройства - к первому и второму входам первого элемента И-НЕ, выход которого подключен к входам установки в О первого и второго триггеров и к второму выходу блока., третий вход блока-подключен к синхровходам первого и второго триггеров и через элемент HF к синхровходам третьего и четвертого триггеров, пр мой выход первого гера подключен к первому входу второго элемента И-НЕ, входам установки в I третьего и четвертого триггеров

358586

и к информационному входу второго триггера, выход которого подключен к второму входу второго элемента И- НЕ, выход которого подключен к информационному входу первого триггера, информационный вход и выход третьего триггера подключены соответственно к входу логического О блока и

JQ к третьему выходу блока, выход третьего триггера подключен к информационному входу четвертого триггера, выход которого подключен к четвертому выходу блока.

., -На фиг.1 представлена функциональна  схема устройства , на фиг.2 - пример выполнени  функциональной схемы блока управлени  регенерацией; на фиг.З - пример выполнени  функ20 цибнальной схемы блока управлени  обращением к пам ти; на фиг, - временна  диаграмма работы устройства в цикле регенерации; на фиг.5 и б - временные диаграммы работы устрой25 ства в синхронном и асинхронном режимах соответственно.

Устройство содержит генератор 1 синхроимпульсов, делитель 2 часто- ты, блок 3 управлени  регенерацией,

30 блок управлени  обращением к пам ти , элемент ИЛИ 5, счетчик 6 адреса , первый 7 и второй Б мультиплексоры , причем выход генератора 1 подключен к входу делител  частоты,

,д третьему входу блока 3 управлени  регенерацией и первому входу второго мультиплексора Ј, первый, второй и третий информационные входы и выход первого мультиплексора 7. подклюд0 чены соответственно к выходу счетчика 6 адреса, входу адреса строки устройства, входу адреса столбца и к выходу устройства, первый выход блока 3 управлени  регенерацией под .е ключей к входу-выходу признака зан тости магистрали устройства и первому входу блока 3 управлени  реге- . нерацией, второй выход которого подключен к выходу делител  2 частоты,

5Q первый, второй и третий входы, первый , второй, третий и четвертый выходы блока управлени  обращением к пам ти подключены соответственно к выходу второго мультиплексора 8, вхо-

с дам режимов записи и чтени  устройства , первому входу элемента ИЛИ 5, первому управл ющему входу первого мультиплексора, выходу выбора адреса столбца устройства, управл ющему

717

входу второго мультиплексора 8 и выходу устройства, второй выход блока 3 управлени  регенерацией подключен к выходу последовательного приори- тета устройства, третий выход блока управлени  регенерацией - к счетному входу счетчика 6 адреса и к второму входу элемента ИЛИ 5, выход которого подключен к второму управ- л ющему входу первого мультиплексора 7 и выходу выбора адреса строки устройства.

Блок 3 управлени  регенерацией содержит триггеры 9-11, элемент И-НЕ 12, элемент НЕ 13 и резистор Н

Блок k управлени  обращением к пам ти содержит триггеры 15 - 17, элементы И-НЕ 18 и 19, элемент НЕ 20 и триггер 21, Элемент НЕ 13 выполнен по схеме с открытым коллектором.

Устройство работает следующим образом.

Управл ющий вход второго мультиплексора 8  вл етс  входом режима устройства. Значение потенциала на этом входе определ ет работу устройства в одном из двух режимов: синхронном или асинхронном.

В синхронном режиме выход генера- тора 1 синхроимпульсов через второй мультиплексор 8 посто нно подключен к первому входу блока 4 управлени  обращением к пам ти, и работа с пам тью происходит в соответствии с временной диаграммой, приведенной на фиг.5, причем при сигналах записи и чтени  пам ти, равных ЗТ и следующих друг за другом или даже перекрывающихс  во времени (что может быть в случае, если задержка по установке сигналов записи/чтени  меньше задержки по сн тию этих сигналов по отношению к переднему фронту cni- налов генератора синхроимпульсов BCLK), сигналы выбора адреса строк RAS и выбора столбцов CAS следуют, не измен  сь через период частоты генератора синхроимпульсов BCLK.

В асинхронном режиме подачи син- хроимлульсов на первый вход блока,4 управлени  обращением к пам ти осуществл етс  под управлением триггера 21 блока 4 управлени  обращением к пам ти.

Делитель 2 частоты представл ет собой счетчик с переменным коэффициентом пересчета. Этот коэффициент посто нен дл  данного типа пам ти и

,

5

0 д

Q

5

5

определенной частоты генератора 1 синхроимпульсов. Импульс с выхода делител  2 поступает на вход уста-« новки в 1 триггера 9 (фиг. 2), Этот импульс  вл етс  запросом на регенерацию (фиг. 4). Данный импульс устанавливает триггер 9 в состо ние логической 1, котора  поступает на вход элемента И-НЕ 12. Если сигнал BUSY, определ ющий зан тость магистрали, находитс  в состо нии логической 1, то это означает, что магистраль свободна. I

Каждое активное устройство, работающее с динамической пам тью, имеет свой сигнал BUSY. Эти сигналы, как правило, формируютс  элементом с открытым коллектором. Таким элементом в устройстве  вл етс  эле- мент НЕ 13. Сигнал BUSY, сформированный с помощью резистора 14, объедин етс  с сигналами BUSY всех других активных устройств. В случае, если сигнал находитс  в состо нии логической 1 и установлен в логическую 1 триггер 9, на информационный вход триггера 10 подаетс  потенциал логического О, который по переднему фронту сигнала с выхода генератора 1 устанавливает триггер 10 в состо ние логического О, что приводит к сбросу триггера 9 в состо ние логического О. На инверсном выходе триггера 9 вырабатываетс  импульс , который  вл етс  выходным сигналом последовательного приоритета дл  организации механизма синхронизации в работе активных устройств на магистрали. Входной сигнал ггоследова- тельного приоритета в устройстве отсутствует , так как оно имеет наивысший приоритет. Иначе этот сигнал должен быть заведен на элемент И-НЕ 12, который в этом случае должен быть трехвходовым. Установка триггера 10 в состо ние логического 0м приводит к сн тию сигнала BUSY и, таким образом , следующий передний фронт синхроимпульса генератора 1 возвратит триггер 10 в состо ние логической 1, а триггер 11 установит в состо ние логической Т1 благодар  св зи инверсного выхода триггера 10 с информационным входом триггера 11. Длительность сигнала RAS, снимаемого с выхода триггера 11, равна также длительности одного периода синхроимпульса генератора 1,

1

В синхронном режиме рабочий цикл начинаетс  в случае по влени  на входе устройства одного из сигналов: записи (MWTC) или чтени  (MRDC) (фиг.5). В этом случае снимаетс  сигнал с входов установки в О триггеров 15 и 17| блокирующий эти триггеры . Первый передний фронт синхроимпульса генератора 1 устанавлива- .ет триггер 15, вырабатывающий сигнал RAS, в состо ние логической 11.1 Благодар  обратной св зи с выходов триггеров 15 и 17, осуществл емой через элемент И-НЕ 18 на вход триггера 15,. длительность сигнала RAS, снимаемого с инверсного выхода триггера 15, составл ет 2 периода синхроимпульсов генератора 1 при длительности сигналов записи и чтени , равной трем периодам. Сигнал управлени  пам тью CAS начинает вырабатыватьс  по заднему фронту синхроимпульсов генератора 1 через 0,5 периода после установки в состо ние логической 1 триггера 15, снимающего блокировку с установочного входа триг гера 16, а снимаетс  сигнал CAS одновременно с сигналом RAS. Таким образом , длительность сигнала CAS составл ет 1 ,5 периода синхроимпульса генер атора 1 , при длительности сигналов MRDC и MWTC, составл ющей 3 периода частоты генератора 1. В случае , если длительность сигналов управлени  записью чтением составл ет 2,5 периода (фиг. 5), сигналы RAS и CAS составл ют соответственно 1,5, и один период частоты генератора 1.

В асинхронном режиме рабочий цикл осуществл етс  аналогично до момента установки в О триггера 21 блока Ь управлени  обращением к пам ти. Сигнал с пр мого выхода триггера 21  вл етс  четвертым выходом блока управлени  обращением к пам ти, подключен - ным к первому входу мультиплексора 3. Этот же сигнал  вл етс  сигналом подтверждени  выбора устройства, аналогичным сигналу ХАСК в интерфейсе ., который сигнализирует о завершении операции записи/чтени  в устройстве управлени  динамической пам тью . Этот же сигнал может использоватьс  и при работе с синхронными магистрал ми, в случае если активные устройства, подключенные к магистрали , имеют различные длительности управл ющих сигналов записи, чтени ,

5

3585810

измеренные в периодах тактовой тоты генератора 1.

Сигнал с пр мого выхода триггера 21 запрещает прохождение синхроимпульсов генератора 1 на вход Олокл А управлени  обращением к пам ти до момента окончани  сигналов управлени  записью (MWTC) или чтени  (MRDC). JQ Сигналы RAS и GAS остаютс  в активном состо нии. После окончани  действи  сигналов MWTC или МКПС триггеры 15 и 17 сбрасываютс , а триггеры 16 и 21 устанавливаютс , перевод  5 сигналы RAS, CAS и ХАСК в пассивное состо ние.

Таким образом, введение второго мультиплексора 8, выход которого подключен к первому входу блока i уп- 20 равлени  обращением к пам ти, управл ющий вход - к входу установки режима устройства, первый вход - к выходу генератора 1, второй - к четвертому выходу блока управлени  об- 25 ращением к пам ти,  вл ющемус  одновременно одним из выходов устройства , позвол ет расширить функциональные возможности устройства за счет обеспечени  работы как с синхронными , так и с асинхронными магистрал ми . Кроме того, предложенное устройство допускает Р синхронном режиме работу с различной длительностью сигналов управлени , измеренной в периодах частоты генератора 1. 35

Claims (2)

1. Устройство управлени  динамической пам тью, содержащее генед0 ратор синхроимпульсов, делитель частоты , мультиплексор, счетчик адреса, элемент ИЛИ, первый блок управлени , обращением к пам ти и блок управлени  регенерацией, причем выход геде нератора синхроимпульсов подключен к входу делител  частоты, первый, второй, третий информационные входы и выходы первого мультиплексора подключены соответственно к выходу счетсп чика адреса, входу адреса строки устройства, входу адреса столбца устройства и к выходу устройства, первый выход блока управлени  регенерацией подключен к входу-выходу признака зан тости магистрали устройства и к первому входу блока управлени  регенерацией, второй вход которого подключен к выходу делител  частоты, выход генер атора синхро30

импульсов подключен к третьему входу блока управлени  регенерацией, первый и второй входы, первый, вто- рой и третий выходы блока управлени  обращением .к пам ти подключены COOT- ветственно к входам режимов записи и чтени  устройства, первому входу элемента ИЛИ, первому управл ющему входу первого мультиплексора, выхо- ду выбора адреса столбца устройства , второй выход блока управлени  регенерацией подключен к выходу последовательного приоритета устройства , третий выход блока управлени  регенерацией подключён к сметному входу счетчика адреса и к второму входу элемента ИЛИ, выход которого подключен к второму управл ющему входу первого мультиплексора и к выходу выбора адреса-строки устройства , отличающеес  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  работы- в синхронном и асинхрои- ном режимах, в него введен второй мультиплексор, причем выход генератора синхроимпульсов подключен к первому информационному входу второго мультиплексора, выход которого подключен к третьему входу блока управлени  обращением к пам ти, четвертый выход которого подключен к выходу синхронизации работы в асинхронном режиме устройства и к-второму информационному входу второго мультиплексора, управл ющий вход

f

5

. JQ 20 25 35

30

которого подключен к входу задани  режима функционировани  устройства. (

i

2. Устройство по п., отличающеес  тем, что блок управлени  обращением к пам ти содержит четыре триггера, два элемента И-НЕ и элемент НЕ, причем инверсный вы- ход первого триггера подключен к первому выходу блока, первый и второй входы блока подключены к первому и второму входам первого элемента И-НЕ, выход которого подключен к входам установки в О первого и второго триггеров и к второму выходу блока, третий вход блока подключен к синхровходам первого и второго триггеров и через элемент НЕ к синхровходам третьего и четвертого триггеров , пр мой выход первого триггера подключен к первому входу второго элемента И-НЕ, входам установки в 1 третьего и четвертого триггеров и к информационному входу второго триггера, выход которого подключен к второму входу второго элемента И-НЕ, выход которого подключен к информационному входу первого триггера, информационный вход и выход третьего триггера подключены соответственно к входу логического нул  блока и к третьему выходу блока, выход.4 третьего триггера подключен к информационному входу четвертого триггера , выход которого подключен к четвертому выходу блока.

&ЫУ..ОЛ Z

BCLK

BUS)

Фиг. 3

Фкг.

ШК

6U3L

Т

лҐ1Ш1;шлшшгшши1г

2Т

МУГС,ЫЕ

2,5Т

MWC

2,5 Г

Вых. э0. (У

MS

и и

Фиг. 5

,JlГLfШЛЯЛJlГLШlПЛШlГL

,

А

гт

Вых. э/1. i8

X/ICK

Аоиныб (чтение)

7

U

Фиг. 6

fb

2,5Т

чг

37

U