SU1675886A1 - Многоканальное устройство приоритетного обслуживани - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а именно к устройствам дл  приоритетного обслуживани  запросов, и может быть использовано в многопроцессорных вычислительных управл ющих системах с магистральной структурой обмена информацией. Целью изобретени   вл етс  повышение надежности за счет сокращени  числа линий общей магистрали путем избыточности разр дов кодов приоритета. Многоканальное устройство приоритетного обслуживани  содержит каналы, а в каждом канале селектор адреса, регистр приоритета , четыре элемента И, три триггера, группу элементов ИЛИ, схему сравнени , элемент И-НЕ и одновибратор. В устройстве дл  проведени  арбитража используютс  шины информации общей магистрали. В случае отказа линий общей магистрали - по влении на них константного нул  или константной единицы - производитс  переназначение кодов приоритетов в регистрах приоритета путем исключени  из рассмотрени  разр дов регистров приоритета, соответствующих отказавшим лини м, и сохранени  количества значащих нулей в коде приоритета. 2 ил. (Л С

Description

Изобретение относитс  к вычислительной технике, а именно к устройствам дл  приоритетного обслуживани  запросов, и может быть использовано в многопроцессорных вычислительных управл ющих системах с магистральной структурой обмена информацией.

Целью изобретени   вл етс  повышение надежности за счет сокращени  числа линий общей магистрали и избыточности разр дов кодов приоритета.

На фиг.1 приведена функциональна  схема одного канала предлагаемого устройства; на фиг.2 - пример использовани  устройства в многопроцессорной вычислительной системе с общей магистралью .

Каждый канал устройства содержит селектор 1 адреса, регистр 2 приоритета, элементы И 3 и 4, группу из К+1 элементов ИЛИ 5, схему 6 сравнени , элементы И-НЕ 7, одновибратор 8, триггеры 9 - 11, элементы И 12 и 13, запросный вход 14, вход 15 начальной установки, вход 16 подтверждени - маскируемого прерывани , выход 17 запроса маскируемого прерывани , выход 18 разрешени  захвата магистрали, группу 19 управлени  режимом, информационный вход - выход 20 группы, управл ющий вход - выход 21, элемент 22 задержки, общий вход 23 группы элементов ИЛИ 5.

На фиг.2 обозначены: каналы 24i (I 1...п) устройства, процессорные, модули (ПМ) 251, шина 26 информации (ШИ) общей магистрали (ОМ), шина 27 управлени  ОМ и устройство 28 приоритетного обслуживани .

Os

VJ ел

00 00 (

Устройство может использоватьс  с любым ПМ и микроЭВМ, имеющим вход запроса и выход подтверждени  маскирующего прерывани .

Все ПМ 25 имеют разные уровни приоритета и соответственно коды приоритета, хран щиес  в регистрах 2 приоритета, различны во всех каналах 24 устройства 28. Дл  удобства рассмотрени  считают, что ПМ 25 пронумерованы в соответствии с уровнем их приоритета и, следовательно, их уровень равен номеру ПМ 25. При исправном состо нии линий арбитража ПМ 25, с i-м уровнем приоритета (i - 1...п-1) соответствует в регистре 2 приоритета код приоритета, имею- 1Дий нули в (i-1)-x младших разр дах и единицы в k - (i-1)-x старших разр дах, т.е. 1k 1к-1...1|0и...01 где k(k W) - разр дность ШИ 26 ОМ, Наиболее приоритетному ПМ 25п соответствует код приоритета OkOk- 1...0i, т.е. минимально возможный код.

Запись в регистры 2 приоритета происходит по фронту 1/0 сигнала на его управл ющем входе.

Элементы ИЛИ 5 группы имеют выход с открытым коллектором. При выдаче кодов приоритета на ШИ 26 ОМ на ней устанавливаетс  код, соответствующий операции МОНТАЖНОЕ И. Аналогично устанавливаетс  сигнал на линии, соедин ющей выходы элементов И 12, которые также имеют выход с открытым коллектором.

Активный уровень сигнала на запросных входах 14 - 1, остальных сигналов - О. Активный уровень сислала на запросном входе 14j снимаетс  ПМ 25i по предоставлении ему доступа к ОМ после окончани  им обмена по ней. Отрицательный (активный) импульс йа входе 151 начальной установки по вл етс  при включении питани  или при выполнении ПМ 251 команды сброса

Активный сигнал на первом выходе схемы 6 сравнени  по вл етс  при равенстве кодов на ее входах, а на втором выходе - если код на первом входе меньше кода на втором входе.

Одновибратор 8 формирует, отрицательный импульс на своем инверсном выходе по фронту 0/1 на своем входе.

Селекторы 1 адреса в разных каналах 24 устройства 28 настроены на отличные друг от друга адреса.

Обеспечение передачи правильных данных, адреса по ШИ 26 ОМ, в том числе передача адреса в селектор 1 адреса при неисправност х ШИ 26 ОМ, может осуществл тьс  известными способами.

Устройство 28 работает следующим образом .

щ Подготовка устройства к работе.

При включении питани  по отрицательному импульсу начального пуска, подаваемому на входы 15 устройства, устанавливаютс  триггер 9 и 11 во всех каналах устройства. Триггеры 10 также уста- навливаютс , Это происходит благодар 

пассивному (О) уровню сигнала на запросных входах 14 устройства. В регистрах 2 приоритета при включении питани  коды устанавливаютс  случайным образом.

Все ПМ 25 начинают выполн сь про0 грамму начального прогона. В ПМ 25и..25п-1 в этой программе отсутствуют обращени  к ОМ, но имеетс  команда установки маскировани  запроса прерывани , подаваемого с соответствующего выхода 17i...17n-i уст5 ройства 28. В наиболее приоритетном ПМ 25п программа начального прогона включает команду сн ти  маскировани  запроса прерывани , подаваемого с выхода 17п, и программу подготовки устройства 28 к рабо0 те. В соответствии с ней ПМ 25п запрашивает ОМ и беспреп тственно получает к ней доступ, так как запросы от ПМ 25i...25n-i отсутствуют, на линии, соедин ющей выходы элементов И 12, находитс  пассивный

5 уровень сигнала 1. На ШИ 26 ОМ код приоритета выдаетс  только каналом 24п. При обращении к ОМ ПМ 25п осуществл ет запись кодов приоритета в регистры 2П, 2П- 1....21 приоритета. Запись осуществл етс 

0 по отрицательному импульсу с первого выхода селектора 1 адреса, возникающему при обращении в цикле записи по адресу, соответствующему данному селектору 1 адреса .

5 Устройство 28 готово к работе. Основной режим работы. В моменты отсутстви  запросов на входе 14| элемент И-НЕ 7| посто нно закрыт, и канал 24 устройства 28 не работает. Рас0 смотрим работу канала 24i, соответствующего ПМ 25I, запросившего доступ к ОМ.

При необходимости обращени  к ОМ ПМ 25i выдает активный (1) уровень сигнала на запросный вход 14, канала 24|. По

5 освобождении ОМ предыдущим ПМ, имевшим к ней доступ, на линии, соедин ющей выходы элементов И 12, устанавливаетс  пассивный уровень сигнала 1 и, следовательно , на вторых входах элементов И-НЕ

0 7i по вл етс  логическа  1. При этом при наличии запроса от ПМ25 на выходе элемента И-НЕ 7| по вл етс  сигнал логическо; го О, первый триггер 9i сбрасываетс , на выходе второго элемента И А и, следова5 тельно, втором входе 23 элементов ИЛИ 51 группы по вл етс  сигнал логического О. На ШИ 26 ОМ выдаетс  код приоритета с

регистра 2i приоритета. На ШИ 26 ОМ устанавливаетс  код, соответствующий операции МОНТАЖНОЕ И над кодами приоритетов ПМ 25, запросивших доступ к ОМ. При сбросе триггера 91 устанавливаетс  сигнал логического О на выходе элемента И 121 и, следовательно, линии, соедин ющей выходы элементов И 12 всех каналов. Элементы И-НЕ 7 во всех каналах закрываютс . Прием запросов окончен.

По фронту 0/1 на выходе элемента И-НЕ 7| запускаетс  одновибратор 8|. На его инверсном выходе вырабатываетс  отрицательный импульс длительностью т, котора  определ етс  максимальным временем окончани  переходных процессов в каналах 24j. завис щим от временных задержек элементов 4, 5, 9, 12. Задний (0/1) фронт данногоимпульсаосуществл ет синхронизацию триггеров 9i, 10i, 11i.

Если ПМ 25i оказываетс  наиболее приоритетным из нескольких ПМ 25, запросивших доступ к ОМ, то коды на входах схемы 6| сравнени  совпадают, на первом выходе схемы 61 сравнени  по вл етс  сигнал логического О, который по фронту 0/1 синхроимпульса с выхода одновибратора 8i сбрасывает триггер 10|. С его выхода подаетс  активный уровень сигнала на выход 18i разрешени  захвата магистрали. Одновременно устанавливаетс  сигнал логического О на втором входе элемента И 12|, что обеспечивает сохранение сигнала логического О на линии, соедин ющей выходы элементов И 12. В менее приоритетных модул х , запросивших доступ к ОМ, сигнал логического О на первом выходе схемы 6i сравнени  в моменты арбитража не по вл етс , триггер 10i не сбрасываетс  и активный .уровень сигнала на выход 18 разрешени  захвата магистрали не выдаетс .

По фронту 0/1 с инверсного выхода одновибратора 8i происходит также установка триггера 9i, что приводит к установке сигнала логической 1 на первом входе элемента И 12j и втором общем входе 23 элементов ИЛИ 5i группы. Выдача кодов приоритета на ШИ 26 ОМ прекращаетс , она освобождаетс  дл  передачи по ней информации ПМ 25, получивших к ней доступ.

Триггер 11| при исправности линий арбитража сброшен быть не может. В моменты арбитража код на втором входе схемы 6i сравнени   вл етс  результатом операции МОНТАЖНОЕ И над кодами приоритета ПМ 25, запросивших доступ к ОМ, и не может быть больше кода на первом входе схемы 6i сравнени . Следовательно, в моменты арбитража активный сигнал с второго выхода

схемы 6 сравнени  на информационный вход триггера 11 не выдаетс .

По окончании обращени  к ОМ ПМ 25i им снимаетс  активный (1) уровень сигна- ла с запросного входа 14|, что приводит к установке триггера 10| и сн тию активного уровн  сигнала на выходе 18i разрешени  захвата магистрали.

Работа устройства при возникновении

0 отказов линий арбитража.

Дл  арбитража используетс  ШИ 26 ОМ. Возможны два вида отказа ее линий: установление на одной или нескольких ли- ни х-сигнала константного О или установ5 ление константной 1.

Вы вление неисправности линий арбитража осуществл етс  наиболее приоритетным ПМ 25п. В регистре 2П - код приоритета Ok0k-i...0i, и поэтому при по в0 лении сигнала константного О на любой из линий ШИ 26 ОМ он сохран ет возможность доступа к ОМ ПМ 25п периодически, например раз в цикл работы многопроцессорной управл ющей системы, считывает содержи5 мое регистра 21 приоритета. Считывание производитс  по отрицательному импульсу со второго выхода селектора 1i адреса, по вл ющемус  при обращении в цикле чтени  по адресу, соответствующему данному

0 селектору 11 адреса и поступающему на общий вход 23i элементов ИЛИ 5i группы. Считанное значение сравниваетс  ПМ 25п с кодом ...11. При исправности линий арбитража они совпадают. При неисправно5 сти отдельных линий разр ды, значени  которых не совпадают, определ ют отказавшие линии. Определив их, ПМ 25п переходит к программе перераспределени  кодов приоритета.

0При по влении сигнала константной 1

на определенной линии арбитража при запросе ПМ 24П общей магистрали в моменты арбитража код на втором входе группы схемы 6п сравнени  оказываетс  больше кода

5 на его первом входе, На втором выходе схет мы 6п сравнени  по вл етс  активный уровень сигнала и по фронту 0/1 с инверсного выхода одновибратора 8п происход т сброс триггера 11П и выдача активного уровн  сиг0 нала на выход 17П запроса маскируемого прерывани . Активные уровни сигнала по вл ютс  и на выходах 17 в других каналах 24, имеющих уровень приоритета, больший номера разр да отказавшей линии, при по5 пытке обращени  соответствующих ПМ 25 к ОМ. Но в ПМ 25i...25n-i выхода 17i...17n-i маскируютс , поэтому сигнал подтверждени  выдаетс  только ПМ 25п на выход 16. На третьем входе элемента И 12П и на линии, соедин ющей выходы элементов И 12, находитс  активный уровень сигнала. Элемент 22 задержки задерживает сигнал, поступающий на его вход, на врем , равное времени доступа ПМ 25 к ОМ. К по влению активного сигнала на выходе элемента 22 задержки обща  магистраль оказываетс  свободной, так как предыдущее обращение к ОМ ПМ 25, сохран ющего возможность доступа к ней, уже обслужено, а прием новых запросов блокирован активным сигналом на третьем входе элемента И 12П. По активному сигналу с выхода элемента 22П задержки устанавливаетс  триггер 11п, на общий вход 23П элементов ИЛИ 5П группы подаетс  активный сигнал, код приоритета из регистра 2П выдаетс  на ШИ 26 ОМ, вновь записыва сь в регистр 2П по активному сигналу на втором входе элемента И 3. В регистре 2П оказываетс  код с единицами в разр дах, соответствующих отказавшим лини м. ПМ 25П вновь получает возможность доступа к ОМ. Код приоритета, записанный в регистре 2П, будет по-прежнему минимальным среди каналов 24, сохран ющих возможность доступа к ОМ, что обеспечивает приоритетность ПМ 25. По прерыванию по выходу 17г ПМ 25 считывает измененный код приоритета из регистра 2П, определ   разр ды, установившиес  в 1. Они соответствуют разр дам линий ШИ 26 ОМ, на которых установилась константна  1. После этого он переходит к программе перераспределени  кодов приоритета .

Устранение вли ни  отказавших линий арбитража осуществл етс  ПМ 25 по программе перераспределени  приоритетов. В- результате ее выполнени  в регистрах 2П, 2п-12i записываютс  нрвые коды приоритетов , что позвол ет восстановить в полной мере нормальную работу как устройства 28, так и всей многопроцессорной системы, в которой оно используетс .

При отказе ПМ 25г.его функции принимает ПМ 25п-1 со следующим по величине уровнем приоритета. Он вырабатывает им- пульс начального пуска на вход 15п-1 своего канала, который устанавливает триггеры 9п- 1,11п-1, снимает маскирование выхода 17п-1, записывает в регистр 2п-1 приоритета код приоритета, соответствующий наиболее приоритетному ПМ,

Дальнейша  работа устройства 28 аналогична , только устройство необходимо рассматривать уже как п - п -1 - канальное.

Неисправность ПМ 25п может быть установлена ПМ 25п по вы влению им отсутстви флага ,периодически устанавливаемого ПМ 25п в определенном модуле резделенного ресурса, подключаемом к ОМ. Могут использоватьс  и другие способы.

Claims (1)

1. Формула изобретени  Многоканальное устройство приоритетного обслуживани , содержащее N (N - число запросных входов) каналов, а в каждом канале К-разр дный регистр°приоритета(К N), схему сравнени , группу из К элементов ИЛИ, причем первый вход j-ro Q 1-К) эле0 мента ИЛИ группы соединен с j-м разр дом первого входа группы схемы сравнени , выходы j-x элементов ИЛИ группы всех каналов объединены по схеме МОНТАЖНОЕ И и соединены с j-м входом второй группы вхо5 дов схемы сравнени  каждого канала, отличающеес  тем, что, с целью повышени  надежности за счет сокращени  числа линий общей магистрали и избыточности раз- р дов кодов приоритета, в каждый канал

   0 введены селектор адреса, одновибратор, первый, второй, третий и четвертый элементы И, первый, второй и третий триггеры, элемент И-НЕ, а/цемент задержки и дополнительный (К+1)-й элемент ИЛИ в группу

   5 элементов ИЛИ, причем в каждом канале синхровходы всех триггеров соединены с инверсным выходом одновибратора, вход которого соединен с выходом элемента И- НЕ и входом сброса первого триггера, ин0 формационный вход которого соединен с шиной логической единицы устройства, вход установки первого триггера соединен с первым входом третьего элемента И и  вл етс  входом начальной установки канала

   5 устройства, а выход первого триггера соединен с первым входом второго элемента И и первым входом четвертого элемента И, выход которого соединен с первым входом элемента И-НЕ, второй вход которого  вл 0 етс  запросным входом канала устройства и соединен с входом установки второго триггера , выход которого  вл етс  выходом раз- решени  захвата магистрали канала устройства и соединен с вторым входом чет5 вертого элемента И, третий вход которого  вл етс  входом подтверждени  маскируемого прерывани  канала устройства и соединен с входом элемента задержки, выход которого соединен с вторым входом третье0 го элемента И, с вторым входом второго элемента И и с первым входом (К+1)-го элемента ИЛИ группы, вторые входы всех элементов ИЛИ группы объединены между собой и соединены с выходом второго эле5 мента И, выход (К+1)-го элемента ИЛИ группы соединен с первым входом первого элемента И, выход которого соединен с входом записи регистра приоритета, а второй вход- с первым выходом селектора адреса, второй выход которого соединен с третьим

   входом второго элемента И, соответствующие управл ющие входы селектора адреса всех каналов соединены между собой и образуют группу входов управлени  режимом устройства, j-e разр ды группы информационных входов селекторов адреса всех каналов соединены между собой, с j-м разр дом группы информационных входов регистра приоритета и j-м входом второй группы входов схем сравнени  всех каналов и образуют группу информационных входов - выходов устройства, выходы четвертых элементов И всех каналов объединены между собой по схеме МОНТАЖНОЕ И, выходы

   Равно и Больше схемы сравнени  каждого канала соединены соответственно с информационными входами второго и третьего триггеров своего канала, выход третьего триггера  вл етс  выходом запроса маскируемого прерывани  устройства.

   Фа 2.1

   Й t

   cxj и

   М