SU1675885A1 - Multichannel device for connecting subscribers to common main line - Google Patents

Multichannel device for connecting subscribers to common main line Download PDF

Info

Publication number
SU1675885A1
SU1675885A1 SU894704706A SU4704706A SU1675885A1 SU 1675885 A1 SU1675885 A1 SU 1675885A1 SU 894704706 A SU894704706 A SU 894704706A SU 4704706 A SU4704706 A SU 4704706A SU 1675885 A1 SU1675885 A1 SU 1675885A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counter
comparison circuit
shift register
Prior art date
Application number
SU894704706A
Other languages
Russian (ru)
Inventor
Владимир Федорович Беззубов
Владимир Владимирович Шмелев
Леонид Яковлевич Кравцов
Original Assignee
Научно-Производственный Комплекс "Система" Ленинградского Научно-Производственного Объединения "Электронмаш"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Производственный Комплекс "Система" Ленинградского Научно-Производственного Объединения "Электронмаш" filed Critical Научно-Производственный Комплекс "Система" Ленинградского Научно-Производственного Объединения "Электронмаш"
Priority to SU894704706A priority Critical patent/SU1675885A1/en
Application granted granted Critical
Publication of SU1675885A1 publication Critical patent/SU1675885A1/en

Links

Abstract

Изобретение относитс  к вычислительной технике, может быть использовано в системах, управл ющих доступом к некоторому общему ресурсу. Цель изобретени  - сокращение оборудовани . Устройство содержит сдвиговый регистр 1, схемы 2, 8 сравнени , триггер 3, два счетчика 4, 5, элемент И 11, магистральный усилитель 7, элемент НЕ 9, элемент 10 задержки. В устройстве сравнение кодов приоритета происходит путем последовательной побитной передачи по общей магистрали. 1 ил,The invention relates to computing, can be used in systems that control access to a common resource. The purpose of the invention is to reduce equipment. The device contains a shift register 1, circuits 2, 8 comparison, trigger 3, two counters 4, 5, element 11, trunk amplifier 7, element 9, delay element 10. In the device, the comparison of priority codes occurs by successive bit-wise transmission over a common highway. 1 silt

Description

СПSP

сwith

ЧегоWhat

ОABOUT

VV

а а а аaa aa

Изобретение относитс  к вычислительой технике, в частности к приоритетным стройствам, и может быть использовано в истемах, управл ющих доступом к некотоому общему ресурсу,The invention relates to computing technology, in particular to priority devices, and can be used in systems that control access to a common resource,

Цель изобретени  - сокращение объема борудовани .The purpose of the invention is to reduce the amount of equipment.

На чертеже приведена структурна  схеа устройства.The drawing shows the structural scheme of the device.

Устройство содержит регистр 1 сдвига, хему 2 сравнени , триггера 3, счетчики 4 и , элемент И 6, магистральный усилитель 7, хему 8 сравнени , элемент НЕ 9, элемент 10 задержки, элемент И 11, выполн ющий роль элемента задержки, общую магистраль 12, тактовый вход 13 устройства, вход 14 сброса устройства, сигнальный выход 15 усройства и запросный вход 16 устройства.The device contains a shift register 1, comparison 2, trigger 3, counters 4 and, element 6, trunk amplifier 7, comparison 8, element 9, delay element 10, delay element 10, acting as a delay element, common highway 12 , a device clock input 13, a device reset input 14, a device signal output 15 and a device request input 16.

Устройство работает следующим образом .The device works as follows.

После включени  питани  по сигналу начальной установки, поступающему на вход 14 всех каналов одновременно, во всех устройствах счетчик 4 устанавливаетс  в нулевое состо ние. Кроме того, ввиду отсутстви  в первый момент сигналов Запрос во всех устройствах счетчик 5 и триггер 3 устанавливаютс  в нулевое состо ние, а дл  сдвигового регистра 1 запрещен режим сдвига. Таким образом, в момент отсутстви  сигнала Запрос и наличи  сигнала на входе 14 на информационных входах схемы 8 сравнени  одинаковые нулевые коды и на выходе схемы 8 сравнени  высокий уровень . Разрешающий сигнал с выхода схемы 8 сравнени  поступает на третий вход элемента И 6. На второй вход этого элемента поступает разрешающий потенциал с выхода триггера 3. На первый вход элемента И 6 поступает тактова  частота с выхода 13. Тактова  частота с выхода элемента И 6 поступает на тактовый вход сдвигового регистра 1. Кроме того, с входа 13 устройства тактова  частота поступает через э-лемент 10 задержки на тактовый вход счетчика 4.After the power is turned on by the initial setup signal, which enters the input 14 of all channels at the same time, in all devices, the counter 4 is set to the zero state. In addition, due to the absence of signals at the first moment, the Request in all devices, counter 5 and trigger 3 are set to the zero state, and the shift mode is disabled for shift register 1. Thus, at the time of the absence of a signal, the Request and the presence of a signal at input 14 at the information inputs of the comparison circuit 8 are the same zero codes and the output of the comparison circuit 8 is high. The permissive signal from the output of the comparison circuit 8 is fed to the third input of element 6. At the second input of this element is received the resolving potential from the output of trigger 3. To the first input of element 6 is the clock frequency from output 13. The clock frequency from the output of element 6 is fed to the clock input of the shift register 1. In addition, from the input 13 of the device, the clock frequency enters through the e-element 10 of the delay to the clock input of the counter 4.

После сн ти  сигнала с входа 14 счетчик 4 измен ет свое состо ние с приходом каждого тактового импульса максимального значени  кода, определ ющего приоритетность устройства. Код приоритетности занесен в сдвиговый регистр, работающий в режиме циклического сдвига. Счетчик 4 работает в циклическом режиме. Таким образом , на выходе схемы 8 сравнени  один раз за цикл работы счетчика по вл етс  разрешающий дл  элемента И 6 сигнал. Так продолжаетс  до тех пор, пока отсутствует сигнал на входе 16 При поступлении в нескольких устройствах сигнала Запрос счетчик 5 этих устройств разблокируетс  кAfter the signal is removed from the input 14, the counter 4 changes its state with the arrival of each clock pulse of the maximum code value determining the priority of the device. The priority code is listed in a shift register operating in a cyclic shift mode. Counter 4 operates in a cyclical mode. Thus, at the output of the comparison circuit 8, an AND 6 signal for the element appears once per cycle of the counter. This continues as long as there is no signal at input 16. When a signal is received in several devices, the Request counter 5 of these devices is unlocked to

моменту по влени  на выходе схемы 8 сравнени  разрешающего сигнала дл  элемента И 6, что соответствует нулевому состо нию счетчика 4. Также разблокируетс  элементthe time of occurrence at the output of the comparison circuit 8 of the enabling signal for the element And 6, which corresponds to the zero state of the counter 4. The element also unlocks

I/111. В этот момент тактовый импульс через элемент И 6 поступает на тактовый вход сдвигового регистра и через элемент 11 на тактовые входы схемы 2 сравнени  и счетчика 5.I / 111. At this moment, the clock pulse through the element And 6 enters the clock input of the shift register and through the element 11 to the clock inputs of the comparison circuit 2 and the counter 5.

0 По переднему фронту тактового импульса на выходе сдвигового регистра 1 по вл етс  старший разр д кода, определ ющий приоритет устройства. Сигнал с выхода сдвигового регистра 1 через разблокиро5 ванный магистральный усилитель 7 поступает на общую магистраль. При этом в общей магистрали 12 устанавливаетс  результирующий потенциал МОНТАЖНОГО ИЛИ, который поступает на первый вход0 On the leading edge of the clock pulse at the output of the shift register 1, the most significant bit of code appears, determining the priority of the device. The signal from the output of the shift register 1 through the unlocked main amplifier 7 is fed to a common highway. At the same time, the total potential of the INSTALLATION OR, which is fed to the first input, is established in the general highway 12

0 схемы 2 сравнени . На второй вход последней поступает сигнал с выхода сдвигового регистра 1. Сравнение происходит по высокому уровню тактового импульса, поступающего на схему 2 сравнени  через элемент0 comparison circuit 2. The second input of the latter receives a signal from the output of the shift register 1. The comparison occurs on the high level of the clock pulse fed to the comparison circuit 2 through the element

5 11.5 11.

По заднему фронту тактового импульса срабатывает счетчик 5 и измен ет свое состо ние . Счетчик 4 так же, как и счетчик 5, измен ет свое состо ние по заднему фронтуOn the trailing edge of the clock pulse, counter 5 is activated and changes its state. The counter 4, like the counter 5, changes its state on the falling edge

0 тактового импульса, сформированного на выходе элемента 10 задержки. Таким образом , счетчики 4 и 5 синхронно мен ют свое состо ние, на выходе схемы 8 сравнени  поддерживаетс  разрешающий потенциал0 clock pulse generated at the output of the element 10 delay. Thus, the counters 4 and 5 synchronously change their state, the output potential of the comparison circuit 8 is maintained

5 дл  элемента И 6, и на схеме 2 сравнени  производитс  последовательное сравнение кодов приоритетов, начина  со старшего разр да. Если в момент сравнени  на первом входе схемы 2 сравнени  низкий потен0 циал, а на втором входе (выходе сдвигового регистра) высокий потенциал, что свидетельствует о наличии на магистрали абонента с более высоким приоритетом, то на выходе схемы 2 сравнени  формируетс  по5 ложительный перепад, по которому триггер 3 устанавливаетс  в единичное состо ние и блокирует элемент И 6 отрицательным потенциалом со своего инверсного выхода. Таким образом, предлагаемое устройство5 for the element of AND 6, and in the comparison circuit 2, a sequential comparison of priority codes is made, starting with the highest bit. If at the moment of comparison a low potential is present at the first input of the comparison circuit 2, and a high potential at the second input (output of the shift register), which indicates that there is a subscriber with a higher priority on the highway, then a positive differential is formed at the output of the comparison circuit 2. to which the trigger 3 is set to one state and blocks the element AND 6 with a negative potential from its inverse output. Thus, the proposed device

0 исключаетс  из арбитража.0 is excluded from arbitration.

Если устройство обладает высшим приоритетом , то после осуществлени  всех циклов сравнени  на выходе переполнени  счетчика 5 по вл етс  высокий уровень, ко5 торый через инвертор блокирует магистральный усилитель 7 и поступает на выход устройства как сигнал Подтверждение захвата , Дальнейша  работа счетчика 5 блокируетс . Приведение устройства в исходное состо ние осуществл етс  сн тием сигнала Запрос. Абоненты, не получившие сигнала Подтверждение захвата в течение двух периодов арбитража после формировани  сигнала Запрос, снимают сигнал Запрос дл  приведени  устройства в исходное состо ние и далее могут повторно участвовать в арбитраже.If the device has the highest priority, after all the comparison cycles have been completed, a high level appears at the overflow output of counter 5, which through the inverter blocks the trunk amplifier 7 and arrives at the output of the device as an Accept capture signal. Further operation of the counter 5 is blocked. The initialization of the device is accomplished by removing the Request signal. Subscribers who have not received the Confirmation of Acquisition signal for two periods of arbitration after generating the Request signal remove the Request signal to reset the device to its original state and then can re-participate in the arbitration.

Claims (1)

Формула изобретени  Многоканальное устройство дл  подключени  абонентов к общей магистрали, содержащее в каждом канале сдвиговый регистр , первую схему сравнени , триггер, два счетчика, два элемента И, первый вход первой схемы сравнени  соединен с общей магистралью , отличаю щеес  тем, что, с целью сокращени  оборудовани , оно содержит вторую схему сравнени , магистральный усилитель, элемент НЕ и элемент задержки, причем вход управлени  режимом сдвигового регистра соединен с пер- вым блокирующим входом магистрального усилител , с первым входом первого элемента И, с входом начальной установки первого счетчика, с входом сброса триггера и с входом запроса устройства, тактовый вход сдвигового регистра соединен с вторым входом первого элемента И и с выходом Claims A multichannel device for connecting subscribers to a common highway containing in each channel a shift register, a first comparison circuit, a trigger, two counters, two AND elements, the first input of the first comparison circuit is connected to a common trunk, characterized by equipment, it contains a second comparison circuit, a trunk amplifier, a NOT element, and a delay element, and the shift register mode control input is connected to the first blocking input of the trunk amplifier, m input of the first element And, with the input of the initial installation of the first counter, with the reset input of the trigger and with the input of the device request, the clock input of the shift register is connected to the second input of the first element And and with the output второго элемента И, первый вход которого соединен с входом элемента задержки и с тактовым входом устройства, второй вход первой схемы сравнени  соединен с информационным входом магистрального усилител  и с выходом сдвигового регистра, выход несравнени  первой схемы сравнени  соединен с тактовым входом триггера, стробирующий вход первой схемы сравнени  соединен с тактовым входом первого счетчика и с выходом первого элемента И, информационные выходы первого и второго счетчиков соединены с соответствующими входами второй схемы сравнени , выход равенства которой соединен с вторым входом второго элемента И, тактовый вход второго счетчика соединен с выходом элемента задержки , второй блокирующий вход магистрального усилител  соединен с выходом элемента НЕ, вход которого соединен с выходом переполнени  первого счетчика и сигнальным выходом устройства, выход магистрального усилител  соединен с общей магистралью, вход сброса устройства соединен с входом сброса второго счетчика, инверсный выход триггера соединен с третьим входом второго элемента И.The second element And, the first input of which is connected to the input of the delay element and the clock input of the device, the second input of the first comparison circuit is connected to the information input of the main amplifier and the output of the shift register, the output of the first comparison circuit is not connected to the trigger input of the first circuit the comparison is connected to the clock input of the first counter and with the output of the first element I, the information outputs of the first and second counters are connected to the corresponding inputs of the second circuit compared The equality output of which is connected to the second input of the second element I, the clock input of the second counter is connected to the output of the delay element, the second blocking input of the main amplifier is connected to the output of the element NO, whose input is connected to the overflow output of the first counter and the signal output of the device, the output of the main amplifier is connected with a common highway, the reset input of the device is connected to the reset input of the second counter, the inverse output of the trigger is connected to the third input of the second element I.
SU894704706A 1989-06-14 1989-06-14 Multichannel device for connecting subscribers to common main line SU1675885A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894704706A SU1675885A1 (en) 1989-06-14 1989-06-14 Multichannel device for connecting subscribers to common main line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894704706A SU1675885A1 (en) 1989-06-14 1989-06-14 Multichannel device for connecting subscribers to common main line

Publications (1)

Publication Number Publication Date
SU1675885A1 true SU1675885A1 (en) 1991-09-07

Family

ID=21453965

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894704706A SU1675885A1 (en) 1989-06-14 1989-06-14 Multichannel device for connecting subscribers to common main line

Country Status (1)

Country Link
SU (1) SU1675885A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1365085, кл. G 06 F 9/46, 1986. Авторское свидетельство СССР Ms 1345193, кл. G 06 F 9/46, 1985. *

Similar Documents

Publication Publication Date Title
SU1675885A1 (en) Multichannel device for connecting subscribers to common main line
US3996523A (en) Data word start detector
SU1444955A1 (en) Information-receiving device
RU1837307C (en) Multichannel interface device for shared resource system
SU1179317A1 (en) Device for sorting numbers
SU1562914A1 (en) Multichannel device for connection of subscribers to common trunk
SU1054825A1 (en) Device for determination of number position on digital axis
SU1187275A1 (en) Digital-to-pulse width signal converter
SU1621059A1 (en) Device for processing images of objects
SU1695389A1 (en) Device for shifting pulses
RU1788592C (en) Device for search of pseudorandom sequence
RU2103815C1 (en) Redundant counter
SU1345193A1 (en) Multichannel device for connecting users to common line
SU1051727A1 (en) Device for checking counter serviceability
SU1670789A1 (en) Divider of pulse repetition frequency with fractional count-down ratio
SU1495778A1 (en) Multichannel device for input of analog data
SU1182651A1 (en) Device for selecting single pulse
SU1406790A1 (en) Variable-countdown frequency divider
US4041248A (en) Tone detection synchronizer
RU2029361C1 (en) Multichannel digital filter
SU1174919A1 (en) Device for comparing numbers
SU1099395A1 (en) Receiver of commands for slaving velocity
SU1058081A1 (en) Device for synchronizing pulse sequence
SU1661752A1 (en) Multifunctional logic module
RU2044406C1 (en) Selector of pulses having given duration