SU1099395A1

SU1099395A1 - Receiver of commands for slaving velocity

Info

Publication number: SU1099395A1
Application number: SU833542257A
Authority: SU
Inventors: Александр Николаевич Попов
Original assignee: Предприятие П/Я Г-4115
Priority date: 1983-01-13
Filing date: 1983-01-13
Publication date: 1984-06-23

Abstract

1. ПРИЕМНИК КОМАНТ СОГЛАСОВАНИЯ СКОРОСТЕЙ, содержащий последовательно соединенные декодер, первый элемент И и первьй элемент .ИЛИ, а также второй элемент И, причем второй выход декодера соединен с первым входом рторого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, отличающийс тем, что, с целью упрощени устройства, уменьшени времени установлени его в режим синхронизма , введены элемент задержки, счетчик импульсов, второй элемент ИЛИ и блок управлени поиском, причем установочный вход счетчика импульсов через элемент задержки соединён с выходом первого элемента ИЛИ, первый информационный выход счетчика импульсов подключен к первому входу второго элемента ИЛИ и к второму входу первого элемента И, другие информационные выходы счетчика импульсов подключены к соответствующим входам второго элемента ИЛИ, дополнительный вход которого соединен с выходом блока управлени поиском, первый вход которого соединен с выходом первого элемента И, второй (Л вход блока управлени поиском соединен с выходом второго элемента И, второй вход которого соединен с вы§ ходом второго элемента ИЛИ, второй вход декодера соединен с вторым входом счетчика импульсов.1. A RECEIVER COMANT OF SPEED CONSENT, containing a serially connected decoder, the first element AND and the first element .OR, as well as the second element AND, the second output of the decoder is connected to the first input of the third element AND, the output of which is connected to the second input of the first element OR, different By the fact that, in order to simplify the device, reduce the time it takes to become synchronized, a delay element, a pulse counter, a second OR element, and a search control block are introduced, the setting input of the counter through the delay element is connected to the output of the first OR element, the first information output of the pulse counter is connected to the first input of the second OR element and to the second input of the first AND element, other information outputs of the pulse counter are connected to the corresponding inputs of the second OR element, the additional input of which is connected to the output of the block control unit, the first input of which is connected to the output of the first element I, the second (L input of the search control unit is connected to the output of the second element I, the second input cat cerned vy§ connected to swing the second OR gate, the second input of the decoder coupled to the second input of the pulse counter.

Description

2. Приемник по П.1, отличающ и и с тем, что блок управлени поиском содержит триггер, первый и второй элементы задержки, причем входы первого и второго элементов задержки вл ютс соответственно первым и вторым входами блока управлени поиском, выход первого элемента задержки соединен с первым установленным входом триггера, а выход второго элемента задержки соединен с вторым установочным входом триггера , выход которого вл етс выходом блока управлени поиском.2. The receiver according to Claim 1, characterized in that the search control unit contains a trigger, the first and second delay elements, and the inputs of the first and second delay elements are respectively the first and second inputs of the search control unit, the output of the first delay element is connected with the first set trigger input, and the output of the second delay element is connected to the second trigger setup input, the output of which is the output of the search control unit.

Изобретение относитс к электросв зи и может использоватьс в системах разделени асинхронных цифровых сигналов с односторонним согласованием скоростей.The invention relates to telecommunications and can be used in asynchronous digital signal separation systems with one-way speed matching.

Известен приемник команд согласовани скоростей, содержащий декодер , счетчик команд, два элемента И 1..A known receiver for rate matching commands, comprising a decoder, a command counter, two AND 1 elements.

Однако данный приемник обеспечивает коррекцию команд в системах с двусторонним согласованием скоростей и не может быть использован в системах с односторонним согласованием скоростей.However, this receiver provides command correction in systems with two-sided speed matching and cannot be used in systems with one-sided speed matching.

Наиболее близким к изобретению вл етс приемник команд согласовани скоростей, содержащий последовательно соединенные декодер, первый элемент И и первый элемент ИЛИ, а также второй элемент И, причем второй выход декодера соединен с первым входом второго элемента И, выхо которого соединен с вторым входом первого элемента .Closest to the invention is a velocity matching command receiver comprising a serially connected decoder, a first AND element and a first OR element, as well as a second AND element, with the second decoder output connected to the first input of the second And element, the output of which is connected to the second input of the first element .

Однако у известного приемника команд согласовани скоростей большое врем установлени в режим синхронизма .However, a known receiver of speed matching commands has a long time to become synchronized.

Цель изобретени - упрощение устройства и уменьшение времени установлени его в режим синхронизма.The purpose of the invention is to simplify the device and reduce the time to establish it in synchronism mode.

Цель достигаетс тем, что в приемник команд согласовани скоростей , содержащий последовательно соединенные декодер, первый элемент И и первый элемент ИЛИ, а также второй элемент И, причем второй выход декодера соединен с первым входом второго элемента И, выход которЬго соединен с вторым входом первого элемента ИЛИ, введены элемент задержки , счетчик импульсов, второйThe goal is achieved by the fact that, in the receiver, speed matching commands, containing a serially connected decoder, the first AND element and the first OR element, as well as the second AND element, the second decoder output connected to the first input of the second And element, the output of which is connected to the second input of the first element OR, a delay element, a pulse counter, a second

элемент ИЛИ и блок управлени поиском , причем установочный вход счетчика импульсов через элемент задержки соединен с выходом первого эле-т мента ИЛИ, первый информационный выход счетчика импульсов подключен к первому входу второго элемента ИЛИ и к второму входу первого элемента И, другие информационные выходы счетчика импульсов подключены к соответствующим входам второго элемента ИЛИ, дополнительный вход которого соединен с выходом блока управлени поиском, первый вход которого соединен с выходом первого элемента И, второй вход блока управлени поиском соединен с выходом второго элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, второй вход декодера соединен с вторым входомthe OR element and the search control unit, the setting input of the pulse counter is connected to the output of the first element OR via the delay element, the first information output of the pulse counter is connected to the first input of the second OR element and to the second input of the first element AND connected to the corresponding inputs of the second element OR, whose auxiliary input is connected to the output of the search control unit, the first input of which is connected to the output of the first element AND, the second input of the bl search control ka connected to the output of the second AND gate, a second input coupled to an output of the second OR gate, the second input of the decoder coupled to the second input

счетчика импульсов.pulse counter.

При этом блок управлени поиском содержит триггер, первый и второй элементы задержки, причем входы первого и второго элементов задержки вл ютс соответственно первым и вторым входами блока управлени поиском, выход первого элемента задержки соединен с первым установочньм входом триггера, а выход второго элемента задержки соединен с вторым установочным входом триггера, выход которого вл етс выходом блока управлени поиском.The search control unit contains a trigger, the first and second delay elements, the inputs of the first and second delay elements being the first and second inputs of the search control unit, respectively, the output of the first delay element is connected to the first set trigger input, and the output of the second delay element is connected to a second trigger setup input, the output of which is the output of the search control unit.

На чертеже изображена структурна электрическа схема приемника команд согласовани скоростей.The drawing shows a structural electrical circuit of the receiver of the speed matching commands.

Приемник команд согласовани скоростей содержит декодер 1, первый 0 элемент И 2, второй элемент ИЗ,The receiver of the speed matching commands contains decoder 1, the first 0 element is AND 2, the second element is FROM,

первый элемент ИЛИ 4, элемент задержки 5, блок 6 управлени поиском.the first element OR 4, the delay element 5, the search control block 6.

счетчик 7 импульсов, второй элемент ИЛИ 8, при этом блок 6 управлени поиском содержит первый элемент задержки 9, второй элемент задержки 10, триггер 11.a pulse counter 7, a second element OR 8, wherein the search control block 6 comprises a first delay element 9, a second delay element 10, a trigger 11.

Приемник команд согласовани скоростей работает следуимцим образом .The receiver of the speed matching commands works in the following way.

Коррекци искаженных команд согласовани скоростей приемником согласовани скоростей основана на том, что каждый согласующий символ в цифровом сигнале передаетс в согласующем интервале через вполне определенное количество согласующих интервалов после передачи предьщуще- го согласующего символа. Количество согласующих интервалов, передаваемых между двум соседними согласующими символами, в одной и той же системе может быть различным, но точно определено структурой цикла системы и ограниченной (допустимой) нестабильностью тактовых частот объедин емого и группового сигналов. Поэтому с помощью простого счетчика 7, подсчитывающего количество согласующих интервалов после каждого согласующего символа, можно формировать интервалы ожидани по влени в согласующих интервалах цифрового сигнала согласующих символов.The correction of the distorted rate matching commands by the rate matching receiver is based on the fact that each matching symbol in the digital signal is transmitted in the matching interval at a well-defined number of matching intervals after the previous matching symbol is transmitted. The number of matching intervals transmitted between two adjacent matching symbols in the same system may be different, but it is precisely determined by the structure of the system cycle and the limited (permissible) instability of the clock frequencies of the combined and group signals. Therefore, using a simple counter 7, which counts the number of matching intervals after each matching symbol, it is possible to form waiting intervals for matching digital symbols in matching intervals of the matching signal.

Формирование интервалов ожидани производитс счетчиком 7 с помощью второго элемента ИЛИ 8, к входам которого подклю1чены выходы счетчика 7, на которых поочередно в течение интервала ожидани имеетс потенциал отпирающий второй элемент ИЛИ 8 и разрешающий тем самым прохождение импульса с второго выхода декодера 1 через ВТОРОЙ элемент И 3 и далее через первый элемент ИЛИ 4 на выход приемника команд согласовани скоростей дл удалени из соответствующего интервала цифрового сигнала согласунйцего символа. При этом длительность наличи разрешающего потенциала на каждом из выходов счетчика 7 должна равн тьс периоду повторени согласующих интервалов. Импульсами с выхода второго элемента И 3 (при приеме неискаженных команд согласоэани скоростей) блок 6 устанавливаетс в такое состо ние,при котором потенциал на его выходе,подключенном к дополнительному входу второго элемента ИЛИ 8,не оказывает вли ни на работу второго элемента ИЛИ 8.The waiting intervals are generated by the counter 7 using the second element OR 8, to the inputs of which the outputs of the counter 7 are connected, in which alternately during the waiting interval there is a potential unlocking the second element OR 8 and thereby allowing the pulse from the second output of the decoder 1 to pass through the SECOND AND AND 3 onwards through the first element OR 4 to the output of the receiver of the speed matching commands for removing the matching signal from the corresponding interval of the digital signal. At the same time, the duration of the presence of the resolving potential at each of the outputs of the counter 7 must be equal to the repetition period of the matching intervals. The pulses from the output of the second element And 3 (when receiving undistorted commands for matching speeds) unit 6 is set in such a state that the potential at its output connected to the auxiliary input of the second element OR 8 does not affect the operation of the second element OR 8.

Если декодер 1 не обнаружит ни в одном из согласующих интервалов, попадаюпщх в интервал ожидани , согласующего символа, то счетчик 7,подсчитав максимально допустимое дл соответствующей системы количество согласующих интервалов (определенное расчетным путем), перейдет в состо ние , при котором а его первом выходе по вл етс потенциал, разрешающий прохождению импульса с первого выхода декодера 1 через первый элемент И 2 и далее через первый элемейт ИЛИ 4 на выход приемника команд согласовани скоростей дл принудительного вывода одного лишнего символа из цифрового сигнала.If decoder 1 does not detect in any of the matching intervals falling within the waiting interval of the matching symbol, then counter 7, having calculated the maximum number of matching intervals acceptable for the corresponding system (determined by calculation), will go to the state at which its first output a potential appears that permits the passage of a pulse from the first output of decoder 1 through the first element AND 2 and further through the first element OR 4 to the output of the receiver of the speed matching commands for forcing one ishnego symbol of the digital signal.

Дн обеспечени требуемого начала отсчета на установочньм вход счетчика 7 через элемент задержки 5 поступают импульсы с выхода первого элемента ИЛИ 4.The day of providing the required reference point to the installation input of the counter 7 through the delay element 5 receives pulses from the output of the first element OR 4.

При этом после принудительного вывода из цифрового сигнала лишнего символа, если истинный согласующий символ бьш передан раньше, чем принудительно выведенный и соответственно установка счетчика 7 в исходное (нулевое) состо ние была произведена позже, чем это требовалось, то следующий согласующий символ может по витьс раньше, чем счетчик 7 совместно с вторым элементом ИЛИ 8 сформируют интервал ожидани . Дл того, чтобы обнаружить в этом случае согласующий символ, используетс блок 6 который импульсом с выхода первого элемента И 2 устанавливаетс в такое состо ние, при котором потенциал на его выходе отпирает второй элемент ИЛИ 8 независимо от сигналов с выходов счетчика 7 и разрешает прохождение импульса с второго выхода декодера 1 через второй элемент И 3 независимо от интервала ожидани , формируемого счетчиком 7, обеспечива тем самым поиск следующего согласующего символа до тех пор, пока он не по витс в цифровом сигнале, после чего импульсом с выхода второго элемента И 3 и блок 6 переводитс в противоположное состо ние , при котором поиск прекращаетс .In this case, after forcing an unnecessary symbol out of a digital signal, if the true matching symbol was transmitted earlier than the forced deduction and, accordingly, the installation of counter 7 to the initial (zero) state was made later than required, the next matching symbol may appear earlier , than counter 7, together with the second element OR 8, form an idle interval. In order to detect the matching symbol in this case, block 6 is used which, with a pulse from the output of the first element And 2, is set to such a state that the potential at its output unlocks the second element OR 8 independently of the signals from the outputs of counter 7 and allows the pulse to pass from the second output of the decoder 1 through the second element And 3, regardless of the waiting interval formed by the counter 7, thereby ensuring the search for the next matching symbol until it appears in the digital signal, after which it pulse from the output of the second AND gate 3 and the block 6 is transferred to the opposite state, at which the search is stopped.

Благодар наличию такого поиска, при котором интервал ожидани может быть неограниченным, а практически заканчиваетс после приема искомойDue to the presence of such a search, in which the waiting interval can be unlimited, and practically ends after taking the desired

команды согласовани скорос ей,врем установлени в режим синхронизма в приемнике команд сргласовани скоростей равно нулю, так как сразу же после первой прин той команды о наличии согласующего символа счетчик 7 устанавливаетс в нулевое состо ние, поиск прекращаетс и восстанавливаетс нормальный режим работы предлагаемого устройства.speed matching commands, the time for setting synchronization mode in the receiver of speed compression commands is zero, since immediately after the first received command about the presence of a matching symbol, counter 7 is set to zero, the search is stopped and the normal operation of the proposed device is restored.

Другое отличие предлагаемого приемника команд согласовани скоростей состоит в том, что блок 6 содержит триггер 11, первый элемент задержки 9, второй элемент задержки 10.Первый элемент задержки 9 обеспечивает включение поиска именно в тот момент после которого ожидаетс (в соответствии с проведенным расчетом) прием последующей истинной команды о наличии согласующего символа после искаженной . При этом ложные команды о наличии согласующего символа, которые могут по витьс до включени поиска, предлагаемым устройством не анализи- руютс и поэтому к ошибкам не привод т . Величина задержки, вносима Another difference of the proposed receiver of the speed matching commands is that block 6 contains a trigger 11, the first delay element 9, the second delay element 10. The first delay element 9 ensures that the search is activated at the exact moment after which the expectation is expected (in accordance with the calculation) subsequent true command of the presence of a matching symbol after the distorted. At the same time, false commands about the presence of a matching symbol, which may occur before the search is turned on, are not analyzed by the proposed device and therefore do not lead to errors. The amount of delay introduced

первым элементом задержки 9, определ етс расчетным путем и зависит от структуры цикла системы и допустимой нестабильности тактовых частот объедин емого и группового сигналов. Задержка, вносима вторьы элементом задержки 10, и задержка, вносима элементом задержки 5, предназначены дл обеспечени работоспособности предлагаемого устройства путем предотвращени преждевременного сброса счетчика 7 в нулевое состо ние . Величина задержки, вносима элементами задержки 5 и lOj может быть равна, например, длительности согласующего интервала.the first element of delay 9 is determined by calculation and depends on the structure of the system cycle and the permissible instability of the clock frequencies of the combined and group signals. The delay introduced by the second delay element 10, and the delay introduced by the delay element 5, are intended to ensure the operability of the proposed device by preventing the counter 7 from being prematurely reset to the zero state. The amount of delay introduced by delay elements 5 and lOj may be equal, for example, to the duration of the matching interval.

Предложенный приемник команд согласовани скоростей обеспечивает значительное повышение помехоустойчивости систем разделени асинхронных цифровых сигналов с односторонним согласованием без увеличени длины Кодовых комбинаций команд согласо зани скоростей, а также обладает отсутствием времени установлени в режим синхронизма.The proposed receiver of the speed matching commands provides a significant increase in the noise immunity of the separation systems for asynchronous digital signals with one-way matching without increasing the length of the Code Combinations of the commands to match the speeds, and also has no time to establish synchronization.

Claims

1. RECEIVER OF SPEED MATCHING TEAMS, comprising a decoder connected in series, a first AND element and a first OR element, as well as a second AND element, the second output of the decoder connected to the first input of the second element AND, the output of which is connected to the second input of the first OR element, characterized in that, in order to simplify the device, reduce the time it takes to set it to the synchronization mode, a delay element, a pulse counter, a second OR element and a search control unit are introduced, and the installation input of the pulse counter through the delay element is connected to the output of the first OR element, the first information output of the pulse counter is connected to the first input of the second OR element and to the second input of the first AND element, other information outputs of the pulse counter are connected to the corresponding inputs of the second OR element, the additional input of which is connected to the output search control unit, the first input of which is connected to the output of the first element And, the second input of the search control unit is connected to the output of the second element And, the second input of which is connected to the output of the second OR element, the second input of the decoder is connected to the second input of the pulse counter.

1099395-

2. The receiver according to claim 1, characterized in that the search control unit comprises a trigger, first and second delay elements, the inputs of the first and second delay elements being respectively the first and second inputs of the search control unit, the output of the first element the delay is connected to the first installed trigger input, and the output of the second delay element is connected to the second installation input of the trigger, the output of which is the output of the search control unit.