Claims (2)
торого подключен, к выходу первого элемента НЕ, а второй выход - с первым входом п того элемента И, второй вход которого соединен с вторым входом первого элемента И и вторым выходом первого дополнительного триг-. гера, второй вход которого подключен к выходу четвертого элемента И, при этом второй и третий входы второго эле1мента И подключены соответственно к шине опорной частоты и к выходу п того элемента И, а второй вход третьего элемента И соединен с выходом второго элемента НЕ. На чертеже представлена структурна схема устройства. Схема содержит делитель 1 опорной частоты, счетчик 2 импульсов, входной формирователь 3 импульсов, счетчик k импульсов опорной частоты, за- поминающий регистр 5, выходной формирователь 6 импульсов, блок 7 управлени , блоки 8 и 9 элементов И, элементы lO-l И, дешифратор 15, элемент 16 ИЛИ, триггеры 17-19, элементы НЕ 20, 21, шину 22 умножаемой частоты , шину 23 импульсов опорной частоты , выходную шину second, the second output is connected to the first input of the fifth element I, the second input of which is connected to the second input of the first element I and the second output of the first additional trig. The second input of the second element is connected to the output of the fourth element I, while the second and third inputs of the second element I are connected respectively to the reference frequency bus and to the output of the fifth element I, and the second input of the third element I is connected to the output of the second element NOT. The drawing shows a block diagram of the device. The circuit contains the divider 1 reference frequency, the counter 2 pulses, the input driver 3 pulses, the counter k pulses of the reference frequency, the memory register 5, the output driver 6 pulses, control block 7, blocks 8 and 9 elements And, elements lO-l And, the decoder 15, the element 16 OR, triggers 17-19, the elements NOT 20, 21, the bus 22 of the multiplied frequency, the bus 23 pulses of the reference frequency, the output bus
2. Устройство работает следующим об-, разом. Импульсы опорной частоты f с шины 23 поступают на вход делител .1, коэффициент делени которого равен заданному коэффициенту умножени k, и на вход счетчика 4 импульсы с .основного выхода делител 1, частота следовани которых равна оп/1( подаютс через элемент 16 на нулевой вход триггера 17. На выходе дешифратора 15 также формируютс импульсы с частотой следовани оп/ Ь которые по фазе опережают импульсы на основном выходе делител Г.на половину периода. Каждым импульсом с выхода дешифратора 15 триггер 17 устанавли ваетс в состо ние 1, а очередным импульсом с основного выхода де лител 1, следующим за импульсом на выходе дешифратора 15, триггер 17устанавливаетс в состо ние .О. При этом с его выхода на счетчик 2 импульсов поступают импульсы также с частотой следовани , равной оп/& До поступлени на шину 22 импульсов умножаемой частоты f на выходе форми-ровател 3 сохран етс запреща ющий сигнал (например, сигнал нулевого уровн ), а на выходе элемента 20 - разрешающий сигнал, например сигнал высокого уровн (положительной гГол рности) , Поскольку с первого выхода триггера 19 на соответствующий вход элемента 13 поступает также разрешающий сигнал, элемент 13 будет открыт, и запрещающим сигкалом с его выхода триггер 18 удерживаетс в состо нии О. Формирование сигнала на выходе элемента 12 дл запуска блока 7 при поступлении импульса на шину 22 осуществл етс следующим образом. При поступлении импульса на вход формировател 3 на выходе элемента 20 устанавливаетс запрещающий сигнал, что приводит к закрытию элемента 13 и в св зи с этим к сн тию с второго входа триггера 18 сигнала низкого уровн , который удерживает этот триг гер в состо нии О. Кроме того, запрещающий сигнал на выходе элемента 20 закрывает элемент 10, и на его вы ходе формируетс разрешающий сигнал, поступающий на первый вход элемента 11. На второй вход элемента 11, соед ненный с выходом элемента It, также поступает разрешающий сигнал, поскол ку на первый вход элемента 1k поступ ет запрещающий сигнал со второго выхода триггера 19, Очередной импульс опорной частоты, поступающий на шину 23, проходит через элемент 11 на вхо элемента 21 и далее - на вход три|- гера 18. По окончании промежутка вре мени, равного длительности импульса опорной частоты, в момент спада задн го фронта положительного сигнала, на выходе элемента 21 триггер 18 перехо дит в состо ние 1. При этом запрещающим сигналом с выхода элемента 21 после спада заднего фронта сигнала закрываетс элемент 12. Разрешающий сигнал с первого выхода триггера 18 подготавливает элемент 12 по соответ ствующему входу, а запрещающий сигнал с второго выхода триггера 18 закрь1вает элемент 1А по соответствующему входу, а также закрывает элемент 10, что приводит к отключению элемента 10 от выхода элемента 20 и, следовательно, от шины 22, Следующий импульс опорной частоты, поступающий на шину 23, проходит через последовательно соединенные элемент 11 и элемент 21 на вход элемента 12 и далее - на вход триггера 19 и на вход блока 7 управлени L С едйничного выхода триггера 19 разрешающий сигнал подготавливает элемент I по соответствующему входу, а после установки триггера 18 в состо ние О, что происходит при спаде заднего фронта сигнала на выходе элемента 21, элемент открываетс и запрещающим сигналом с его выхода закрываетс элемент 11. В результате элемент 11 отключаетс от шины 23i В таком состо нии элемент 11 удерживаетс до момента формировани сигнала на третьем выходе блока 7 управлени . При поступлении импульса с выхода элемента 12 на вход блока 7 управлени на его выходах формируютс , три следующих друг за другом сигнала. Сигнал с первого выхода блока 7 устанавливает в состо ние О все разр ды делител 1 регистра 5, атакже закрывает на врем , равное длительности импульса, дешифратор 15 дл исключени прохождени на единичный вход триггера 17 пoмex которые возможны при сбросе делител 1 опорной частоты. Кроме того, сигнал с первого выхода блока 7 управлени проходит чечерез элемерт 16 ИЛИ на нулевой вход триггера 17. Сигнал со второго выхода блока 17 управлени поступает на вторые входы блока 8 и переносит обратный код из счетчика 2 в регистр 5, а сигнал с третьего выхода блока 7 устанавливает все разр ды счетчика 2 импульсов в состо ние 1, После установки триггера 19 в состо ние О разрешающий сигнал с его первого выхода поступает на первый вход элемента 13, что приводит к открыванию элемента 13, так как на другом его входе сигнал вл етс разрешающим, поскольку к этому моменту времени сигнал на шине 22, а, следовательно, и на выходе элемента 20 вл етс разрешающим . Запрещающим сигналом с выхода элемента 13 подтверждаетс ну левое состо ние триггера 18, которое сохран етс до момента поступлени следующего импульса на шину 22 импульсов умножаемой частоты, За один период следовани импульсов умножаемой частоты на вход счетчика 2 импульсов поступает количество импульсов частоты $сг«|1, равHoeip jijt ji .TaK как в начале периода умножаемой частоты все разр ды счет чика 2 устанавливаютс в состо ние ., то по окончании этого периода во входном счетчике 2 импульсов буде зафиксировано, число, равное поступлении следующего импульса умножаемой частоты формируетс очередна группа из трех сигналов блок 7 управлени , при этом в регистр 5 вноситс из счетчика 2 импульсов чи лоJOBl IpB обратном коде, т.ес в регистре 5 устанавливаетс число -fon/1 fu«w - число раз р дов в &четчике 2 импульсов, а так же в регистре 5 и. в выходном счетчи ке 4 импульсов. Число N , которое представл ет собой дополнительный код числа переноситс из регистра 5 в счетчик Ц каждым импульсом переполнени , формируемым на вы ходе счетчика k импульсов и поступающим на входы блока 9 через форми рователь 6. Частота следовани импульсов на выходе формировател 6 при этом равна оп V 9NИ/ Если при поступлении очередной группы сигналов с выхода блока 7 триггер 17 установлен в состо ние О импульсом с основного выхода де лител 1 опорной частоты, то сигнал с первого выхода блока 7 подтвержда ет нулевое состо ние триггера 17. При этом сигнал на вход счетчика 2 импульсов с выхода триггера 17 не поступает. В данном случае остаточ ный код, который образуетс в делителе 1 опорной частоты, не превышает половины емкости делител 1 опор ной частоты и, следовательно, половины цены младшего разр да счетчи ка 2 импульсов. Если же к формировани очередной группы сигналов на выходе блока 7 управлени Т.виггер 17 установлен в состо ние 1, ТО сигнал с первого выхода блока 7 устанавливает триггер 17 в состо ние О. При этом на вход счетчика 2 импульсов поступает лишний импульс. В данном слууае остаточный код, который образуетс в делителе 1 к моменту формировани первого сигнала на первом выходе блока 7 превышает половину емкости делител 1 а, следовательно , и половину цены младшего разр да счетчика 2 импульсов. Если на шину 22 поступает сигнал помехи и по времени он совпадает с моментом поступлени импульсов опорной частоты на второй вход элемента 11, то элемент 11 открываетс , что приводит к поступлению сигнала помехи на вход триггера 18. В момент спада заднего фронта сигнала на выходе элемента 21 триггер 18 переходит в состо ние 1, как было рассмотрено выше, и разрешающим сигналом с его первого выхода подготавливаетс элемент 12 дл прохождени на вход блока 7 второго импульса опорной частоты , который в; следующий момент времени поступает на второй вход элемента 11. В случае, если к моменту поступлени второго импульса опорной частоты на второй вход элемента 11 сигнал помехи уже отсутствует на-шине 22, то на выходе элемента 20 формируетс разрешающий сигнал, что приводит к формированию сигнала низкого уровн на выходе элемента 13 и, следовательно, .к установке триггера 18 в состо ние О, В результате импульс помехи, поступивший на шину 22 не пропускаетс на вход блоке 7 управлени Дл (Рассмотренногр случа совпадени сигйала помехи й;импульса опорной частоты длительносН сигнала помехи, котора не пропускаетс на вход блока управлени , будет минимальной и равной длительности паузы между импульсами опорной , поступающими на шину 23 1мпульсов опорной частоты При всех других вариантах совпадени сигнала помехи и импульса опорной частоты длительности сигнала помехи, котора не пропускаетс на вход блока 7 управлени , превышает длительность паузы между двум импульсами опорной частоты . Дл гарантированного запуска блока 7 длительность полезного сигнала , который поступает на шину 22 импульсов умножаемой частоты, должна быть не меньшей времени 1,5 Т, где Т - период следовани импульсов опорной частотыо Исключение вли ни на работоспособность устройства помех, которые могут быть нэ шине 22 импульсов умножаемой частоты после спада заднего фронта импульса опорной частоты, например, в случае подключени внеш ней св зи к шине 22 импульсов умножаемой частоты достигаетс тем., что установка триггера 19 в состо ние О, -а, следовательно, и подключени элементен И к входу триггер.а 18 осуществл етс сигналом с третьего выхода блока 7 управлени , ного относительно момента поступлени полезного сигнала на шину 22 импульсов умножаемой частоты, Врем фо мировани сигнала на третьем входе блока 7 управлени может быть выбрано таким образом, чтобы установка триггера IS в состо ние О происходила с достаточной задержкой после спада заднего фронта полезног.о сигнала на шине 22 ймпульсов умножаемой частоты. Поскольку заполнение делител 1 опорной частоты начинаетс с его нулевого состо ни , врем формировани сигнала на третьем входе блока 7 управлени может измен тьс в достаточно широких пределах и ограничиватьс лишь, временем формировани второго импульса на основном выходе делител 1 опорной частоты, к торый проходит на вход входного счет чика 2 ймпуль со.в после начала работы делител 1 опорной частоты. Вли ние на, работоспособность устройства помех с длительностью, равной (0,51 ,5)Т,-, где Т - период следовани импульсов опорной частоты, чТо существенно повышает помехоусТойчи-. вость, а, следовательно, и надежность работы устройства, например. В случае подключени внешней линии св зи к шине 22 импульсов умножаемой частоты. Формула изобретени Устройство дл умножени частоты следовани периодических импульсов по авт, са, N , о. т л и ч а ю щ е е с тем,что, с целью повышени надежности работы, в него введены элемента И дополнительные триггеры и элементы НЕ, вход первого из которых соединен с выходом входного формировател импульсов, а выход через последовательно соединенные пер .вый элемент- И, второй элемент И, второй элемент НЕ, первый дополнительный триггер и третий элемент И - с входом блока-управлени и первым входом второго дополнительного триг- гера, второй вход которого соединен с третьим выходом блока управлени , первый выход - с первым входом четвертого элемента И, второй вход которогр подключен к выходу первого элемента НЕ, а втор.ой выход - с первым входом п того элемента И, втот рой вход которого соединен с вторым входом первого элемента И и выходом первого дополнительного триггера , второй вход которого подключен к выходу четвертого элемента И, при этом второй и третий входы второго .элемента И подключены соответственно к шине опорной частоты и к выходу п того, элемента И, а второй вход третьего элемента И соединен с выходом второго элемента ;;НЕ. Источники информации, рин тые во внимание при экспертизе 1. Авторское свидетельство СССР . кл, Н 03 , Г979о2. The device works as follows. The pulses of the reference frequency f from the bus 23 are fed to the input of the divider .1, the division factor of which is equal to the specified multiplication factor k, and to the input of the counter 4 pulses from the main output of the divider 1, the frequency of which is equal to op / 1 (fed through element 16 to zero trigger input 17. At the output of the decoder 15, pulses are also generated with the following frequency op / b, which are in phase ahead of the pulses at the main output of the G. divider in half the period. Each pulse from the output of the decoder 15, the trigger 17 is set to state 1, and The pulse from the main output of divider 1, which follows the pulse at the output of the decoder 15, sets the trigger 17 into the state A.O. At the same time, from its output to the counter 2 pulses, pulses are also received with a following frequency equal to / The 22 pulses of the multiplied frequency f at the output of the generator 3 preserve the inhibitory signal (for example, a zero level signal), and the output signal of the element 20 is an enable signal, for example, a high level signal (positive g-polarity). Since from the first output of the trigger 19 according to uyuschy input element 13 also receives the enable signal, the element 13 will open and prohibit sigkalom from its output trigger 18 is retained in the state O. Signal on output member 12 for driving unit 7 when the pulse arrives on bus 22 is performed as follows. When a pulse arrives at the input of the imaging unit 3, a blocking signal is set at the output of element 20, which causes element 13 to close and therefore remove the low level signal 18 from the second input, which keeps this trigger in the O state. In addition, the prohibiting signal at the output of element 20 closes element 10, and at its turn a permitting signal is generated that arrives at the first input of element 11. The second input of element 11 connected to the output of element It also receives an enable signal, because the first entrance element 1k enters a inhibitory signal from the second output of the trigger 19, the next reference frequency impulse arriving at bus 23 passes through element 11 to the input of element 21 and then to the input three | - 18. At the end of the time interval equal to the pulse duration the reference frequency, at the time of the falling edge of the positive edge of the positive signal, at the output of element 21, the trigger 18 goes to state 1. At this, the inhibiting signal from the output of element 21 after the falling of the trailing edge of the signal closes element 12. The resolving signal from the first output of the trigger 1 8 prepares element 12 at the corresponding input, and the inhibit signal from the second output of the trigger 18 closes element 1A at the corresponding input, and also closes element 10, which leads to disconnection of element 10 from the output of element 20 and, therefore, from bus 22, the next pulse the reference frequency supplied to the bus 23 passes through the serially connected element 11 and element 21 to the input of element 12 and then to the input of the trigger 19 and to the input of the control unit 7 L From the main output of the trigger 19, the enabling signal prepares the element I p the corresponding input, and after the trigger 18 is set to the state O, which occurs when the falling edge of the signal at the output of the element 21 falls, the element opens and the prohibiting signal from its output closes the element 11. As a result, the element 11 is disconnected from the bus 23i In this state, the element 11 is held until a signal is generated at the third output of control unit 7. When a pulse arrives from the output of the element 12 to the input of the control unit 7, three successive signals are formed at its outputs. The signal from the first output of block 7 sets all the bits of divider 1 of register 5 to state O, and also closes decoder 15 for the time equal to the pulse duration to prevent passage of flush trigger 17 to the single input that is possible when the divider 1 of the reference frequency is reset. In addition, the signal from the first output of the control block 7 passes through the element 16 OR to the zero input of the trigger 17. The signal from the second output of the control block 17 goes to the second inputs of the block 8 and transfers the return code from counter 2 to the register 5, and the signal from the third output unit 7 sets all bits of the counter 2 pulses to state 1. After trigger 19 is set to state O, the enable signal from its first output goes to the first input of element 13, which causes element 13 to open, because I allow This is because, at this time, the signal on bus 22, and, consequently, at the output of element 20, is resolving. The inhibit signal from the output of element 13 confirms the zero state of flip-flop 18, which remains until the next pulse arrives on the bus 22 multiply-frequency pulses. During one period of the multiplied frequency pulses, the number of pulses of the frequency $ с «| 1 , equal to Hoeip jijt ji .TaK, as at the beginning of the period of the multiplied frequency, all bits of counter 2 are set to the state. then at the end of this period in the input counter 2 pulses will be fixed, a number equal to the following the second group of three signals is formed by the control block 7, while register 5 is inserted from the counter 2 pulses of the JOBl IpB reverse code, i.e. the number -fon / 1 fu is set in register 5; w is the number of times in & 2 pulses, as well as in register 5 and. in the output counter of 4 pulses. The number N, which is an additional code of the number, is transferred from register 5 to counter C by each overflow pulse generated at the output of the counter k of pulses and fed to the inputs of block 9 through the driver 6. The pulse frequency at the output of the driver 6 is equal to V 9NИ / If at receipt of the next group of signals from the output of block 7, the trigger 17 is set to the state O by the pulse from the main output of the reference frequency, 1, the signal from the first output of block 7 confirms the zero state of the trigger 17. At this signal to the input of the counter 2 pulses from the output of the trigger 17 is not received. In this case, the residual code that is formed in the divider 1 of the reference frequency does not exceed half the capacity of the divider 1 of the reference frequency and, therefore, half the price of the lower order bit of the 2 pulses. If, however, the formation of the next group of signals at the output of control unit 7 T. wigger 17 is set to state 1, the THEN signal from the first output of block 7 sets the trigger 17 to the state O. An extra pulse arrives at the input of the counter 2 pulses. In this case, the residual code that is formed in divider 1 by the time of forming the first signal at the first output of block 7 exceeds half the capacity of the divider 1 and, therefore, half the price of the lower order of the counter 2 pulses. If the noise signal arrives on bus 22 and it coincides in time with the moment when the reference frequency pulses arrive at the second input of element 11, element 11 opens, which causes the signal of noise to enter the trigger 18 input. At the time of the falling edge of the signal at element 21 output the trigger 18 enters state 1, as discussed above, and the resolution signal from its first output prepares element 12 for passing to the input of block 7 a second reference frequency pulse, which is in; the next moment of time arrives at the second input of element 11. If by the time the second reference pulse arrives at the second input of element 11, the interference signal is already absent on bus 22, then an output signal is generated at the output of element 20, which leads to the formation of a low signal The output level of the element 13 and, therefore, to the installation of the trigger 18 in the state O, As a result, the interference pulse received on the bus 22 is not passed to the input of the control unit 7 L for (Considered the case of coincidence of the interference sigma d; The porous frequency of the duration of the interference signal that is not transmitted to the input of the control unit will be minimal and equal to the duration of the pause between the reference pulses fed to the bus 23 1 reference frequency pulses. For all other cases, the interference signal and the reference frequency pulse coincide with the duration of the interference signal that is not transmitted input of control unit 7, exceeds the duration of the pause between two pulses of the reference frequency. In order to guarantee the start of block 7, the duration of the useful signal that goes to the bus of 22 multiply-frequency pulses must be no less than 1.5 T, where T is the period of the following pulses of the reference frequency. Exception affects the performance of the interference device, which may not be on the bus 22 multiplied frequency pulses after the falling edge of the reference frequency pulse, for example, when an external connection is connected to the bus 22 multiply frequency pulses is achieved by setting the trigger 19 to the state O, -s, In addition, the connection of the elements I to the trigger input 18 is carried out by the signal from the third output of the control unit 7, relative to the moment the useful signal arrives on the bus 22 of multiplied frequency pulses. The signal time can be selected at the third input of the control unit 7 so that the installation of the IS trigger in the state O occurs with a sufficient delay after the falling edge of the useful signal on the bus of 22 pulses of the frequency to be multiplied. Since the filling of the divider 1 of the reference frequency starts from its zero state, the time of formation of the signal at the third input of control unit 7 can vary within fairly wide limits and be limited only by the time of formation of the second pulse at the main output of the divider 1 of the reference frequency that goes to the input input count 2 ympul so.v after the start of the divider 1 reference frequency. The effect is, the operability of the interference device with a duration equal to (0.51, 5) T, -, where T is the period of the following frequency reference pulses, which significantly increases the interference and noise tolerance. and, consequently, the reliability of the device, for example. In the case of connecting an external communication line to the bus 22 pulses of the multiplied frequency. Apparatus of the Invention A device for multiplying the frequency of following a periodic pulse by auto, sa, N, o. so that, in order to increase the reliability of operation, the element AND additional triggers and NOT elements are introduced into it, the input of the first of which is connected to the output of the input pulse shaper, and the output through the series-connected first element I, second element I, second element NOT, first additional trigger and third element I with the control unit input and the first input of the second additional trigger, the second input of which is connected to the third output of the control unit, the first output with the first input the fourth element I, the second input of which is connected to the output of the first element is NOT, and the second output is connected to the first input of the fifth element I, the input of which is connected to the second input of the first element I and the output of the first additional trigger, the second input of which is connected to the output the fourth element AND, while the second and third inputs of the second .I element AND are connected respectively to the reference frequency bus and to the output of the fifth, element AND, and the second input of the third element I is connected to the output of the second element ;; NOT. Sources of information taken into account during the examination 1. USSR author's certificate. Cl, H 03, G979o