RU2029361C1

RU2029361C1 - Multichannel digital filter

Info

Publication number: RU2029361C1
Authority: RU
Inventors: В.А. Карелин
Original assignee: Российский институт радионавигации и времени
Priority date: 1991-06-26
Filing date: 1991-06-26
Publication date: 1995-02-20

Abstract

FIELD: radio systems. SUBSTANCE: digital filter has N channels set up of series-connected input register and comparator, series-connected reference train shaper and output register, and also threshold unit, NOT gate, two RS flip-flops, JK flip-flop, and OR gate. Control device functions to synchronize filter operation. Reference train shaper is essentially assembly of series-connected reference train generator and reversing counted. NOT gate, RS flip-flop, JK flip-flop, and OR gate introduced in filter and specific design of shaper ensure filtering in much narrower range determined by input code. EFFECT: improved speed of filter. 2 dwg

Description

Фильтр предназначен для оценки параметров входных сигналов, определения граничных или промежуточных, а также средних значений входных сигналов, в частности для их усреднения, и может быть использовано в цифровых радиотехнических системах приема и обработки сигналов, поступающих параллельно во времени, а также в измерительно-информационных системах сбора и обработки данных. The filter is designed to evaluate the parameters of the input signals, determine the boundary or intermediate, as well as the average values of the input signals, in particular for their averaging, and can be used in digital radio systems for receiving and processing signals arriving in parallel in time, as well as in measuring and information data collection and processing systems.

Цель изобретения - повышение быстродействия фильтра. The purpose of the invention is to increase the speed of the filter.

На фиг. 1 изображена схема предлагаемого фильтра; на фиг.2 показана временная диаграмма его работы. In FIG. 1 shows a diagram of the proposed filter; figure 2 shows a timing diagram of its operation.

Фильтр содержит устройство 1 управления, последовательно соединенные формирователь 2 опорной последовательности и выходной регистр 3. Каждый i-й канал (i=1,2...N) фильтра содержит последовательно соединенные входной регистр 4 (i) и компаратор 5, вторые входы которых объединены и подключены к выходу формирователя 2 опорной последовательности, а выходы подключены к соответствующим входам порогового блока 6. Выход порогового блока 6 соединен с управляющим входом формирователя 2 опорной последовательности, через элемент НЕ 7 с S-входом RS-триггера 8, с S-входом RS-триггера 9 непосредственно. Инверсные выходы RS-триггеров 8, 9 соединены с входами элемента ИЛИ 10, выход которого подключен к управляющему входу выходного регистра 3 и к R-входу IK-триггера 11. Прямой выход последнего подключен к R-входам RS-триггеров 8, 9, а инверсный выход - к I- и К-входам IK-триггера 11. С-вход этого триггера соединен с выходом устройства 1 управления. The filter contains a control device 1, serially connected the driver 2 of the reference sequence and the output register 3. Each i-th channel (i = 1,2 ... N) of the filter contains serially connected input register 4 (i) and a comparator 5, the second inputs of which combined and connected to the output of the driver 2 of the reference sequence, and the outputs are connected to the corresponding inputs of the threshold block 6. The output of the threshold block 6 is connected to the control input of the driver 2 of the reference sequence, through the element NOT 7 with the S-input of the RS-flip-flop 8, with S -input of the RS-trigger 9 directly. The inverse outputs of the RS-flip-flops 8, 9 are connected to the inputs of the OR element 10, the output of which is connected to the control input of the output register 3 and to the R-input of the IK-trigger 11. The direct output of the latter is connected to the R-inputs of the RS-flip-flops 8, 9, and the inverse output is to the I- and K-inputs of the IK-trigger 11. The C-input of this trigger is connected to the output of the control device 1.

Первый вход первого канала соединен с установочным входом формирователя 2 опорной последовательности. Синхронизирующие входы формирователя опорной последовательности, входных регистров 4 (i), компараторов 5 (i) и порогового блока 6 соединены с выходом устройства 1 управления. Формирователь 2 опорной последовательности содержит последовательно соединенные генератора 12 опорной последовательности и реверсивный счетчик 13, установочный, управляющий и вход синхронизации записи которого являются соответственно установочным, управляющим и синхронизирующим входами формирователя опорной последовательности. Пороговый блок 6 содержит комбинационный дешифратор 14, входы которого являются входами порогового блока, а выход соединен с первым входом компаратора 16, второй вход которого подключен к выходу генератора 15 пороговой функции. Выход компаратора 16 является выходом порогового блока. The first input of the first channel is connected to the installation input of the shaper 2 of the reference sequence. The clock inputs of the reference sequence driver, input registers 4 (i), comparators 5 (i) and threshold block 6 are connected to the output of the control device 1. The reference sequence generator 2 comprises series-connected reference sequence generators 12 and a reverse counter 13, the installation, control and recording synchronization input of which are the installation, control and synchronizing inputs of the reference sequence generator. The threshold unit 6 contains a combination decoder 14, the inputs of which are the inputs of the threshold unit, and the output is connected to the first input of the comparator 16, the second input of which is connected to the output of the threshold function generator 15. The output of the comparator 16 is the output of the threshold block.

В исходном состоянии IK-триггер 11 сброшен в нулевое состояние (фиг.2б, ж), нулевой уровень напряжения с прямого выхода триггера 11 поступает на R-вход сброса RS-триггеров 8, 9, удерживая тем самым уровень логической "1" на их инверсных выходах (фиг.2 в, г, з, и). На выходе элемента ИЛИ 10 сохраняется уровень логической "1" (фиг.2е, л), не изменяющий состояния выходного регистра 3 и IK-триггера 11. С выхода генератора 15 пороговой функции на вход компаратора 16 поступает код пороговой функции Р, значение которого определяется режимом работы фильтра. Например, для фильтрации среднего значения из N входных данных В_iP= N/2, а для определения минимального или максимального значений В_iсоответственно имеет Р=1, Р=N.In the initial state, the IK-trigger 11 is reset to zero (fig.2b, g), the zero voltage level from the direct output of the trigger 11 is fed to the R-reset input of the RS-flip-flops 8, 9, thereby holding the logic level “1” on their inverse outputs (Fig.2 c, d, s, and). At the output of the OR element 10, the logic level “1” is saved (Fig. 2e, l), which does not change the state of the output register 3 and IK-trigger 11. From the output of the threshold function generator 15, the threshold function code P is received at the input of the comparator 16, the value of which is determined filter operation mode. For example, to filter the average value from N input data, B _i P = N / 2, and to determine the minimum or maximum values of B _i, respectively, has P = 1, P = N.

Цикл измерения начинается с приходом импульса пуска из устройства 1 управления (фиг. 2а). По переднему фронту этого импульса коды В_i (пусть i= 1,2. . .8) входных данных заносятся в соответствующие регистры 4 (i). Кроме того, один из кодов В_i (например, В₁) поступает на установочный вход формирователя 2 опорной последовательности и по импульсу пуска, поступающему на синхронизирующий вход формирователя опорной последовательности, записывается в счетчик 13. Одновременно импульс пуска поступает на счетный С-вход IK-триггера 11. По спаду импульса пуска IK-триггер 11 перебрасывается в единичное состояние и снимает сигнал нулевого уровня с R-входов RS-триггеров 8, 9.The measurement cycle begins with the arrival of a start pulse from the control device 1 (Fig. 2A). On the leading edge of this pulse, codes B _i (let i = 1,2. .8) of the input data are entered in the corresponding registers 4 (i). In addition, one of the codes B _i (for example, B ₁ ) is supplied to the installation input of the reference sequence former 2 and, according to the start pulse supplied to the synchronization input of the reference sequence former, is written to counter 13. At the same time, the start pulse is supplied to the counting C input IK -trigger 11. According to the decline of the start pulse, the IK-trigger 11 is switched to a single state and removes the zero-level signal from the R-inputs of the RS-flip-flops 8, 9.

Для определенности полагают, что с помощью фильтра оценивается среднее значение

величин В_i. Это значение задается генератором 15 пороговой функции. При этом, если B₁ <

, то число сработавших компараторов 5(i) меньше N/2 и на входе компаратора 16 появляется сигнал нулевого уровня, который, поступая на управляющий вход формирователя 2 опорной последовательности, переводит его в режим монотонного увеличения опорной последовательности. Таким образом, после установки импульсом пуска IK-триггера 11 в единичное состояние RS-триггер 9 также оказывается в единичном состоянии ("0" на инверсном выходе) (фиг.2г), а RS-триггер 8 не изменяет своего состояния, перейдя в режим хранения, так как на его R- и S-входах действуют сигналы единичного уровня. Генератор 12 опорной последовательности монотонно увеличивает значение кода в счетчике 13 и соответственно на вторых входах компараторов 5 (i). В момент, когда код на выходе формирователя 2 опорной последовательности равен или превышает N/2, срабатывает компаратор 16 и на его выходе появляется сигнал единичного уровня. При этом RS-триггер 9 не изменяет своего состояния (фиг.2г), а RS-триггер 8 переходит в единичное состояние ("0" на его инверсном выходе) под действием сигнала нулевого уровня с выхода элемента НЕ 7 (фиг.2в). При этом на выходе элемента ИЛИ 10 и на управляющем входе выходного регистра 3 появляется сигнал нулевого уровня, по которому значение кода с выхода формирователя 2 опорной последовательности переписывается в выходной регистр 3. Одновременно этот сигнал поступает на вход сброса IK-триггера 11, на прямом выходе которого формируется сигнал нулевого уровня, устанавливающий на инверсных выходах RS-триггеров единичные уровни сигналов. На выходе элемента ИЛИ 10 также появляется сигнал единичного уровня (фиг.2е). Таким образом, длительность сигнала нулевого уровня на выходе элемента ИЛИ 10 равна сумме времени срабатывания IK-триггера 11 и RS-триггеров 8, 9 (фиг.2б, в, г).For definiteness, it is believed that the average value is estimated using a filter.

quantities In _i . This value is set by the threshold function generator 15. Moreover, if B ₁ <

, then the number of triggered comparators 5 (i) is less than N / 2, and a zero level signal appears at the input of comparator 16, which, entering the control input of the reference sequence former 2, puts it into the mode of monotonous increase in the reference sequence. Thus, after the start pulse of the IK-trigger 11 is in a single state, the RS-trigger 9 also turns into a single state ("0" at the inverse output) (Fig. 2d), and the RS-trigger 8 does not change its state by going into the mode storage, since at its R and S inputs there are signals of a unit level. The reference sequence generator 12 monotonically increases the code value in the counter 13 and, accordingly, at the second inputs of the comparators 5 (i). At the moment when the code at the output of the driver 2 of the reference sequence is equal to or exceeds N / 2, the comparator 16 is activated and a unit level signal appears at its output. In this case, the RS-flip-flop 9 does not change its state (Fig. 2d), and the RS-flip-flop 8 goes into a single state ("0" at its inverse output) under the influence of a signal of the zero level from the output of the element NOT 7 (Fig. 2c). At the same time, at the output of the OR element 10 and at the control input of the output register 3, a zero level signal appears, according to which the code value from the output of the reference sequence generator 2 is written to the output register 3. At the same time, this signal is fed to the reset input of the IK-trigger 11, at the direct output which generates a signal of zero level, which sets the inverse outputs of the RS-triggers single signal levels. At the output of the OR element 10, a signal of a unit level also appears (Fig. 2e). Thus, the duration of the zero-level signal at the output of the OR element 10 is equal to the sum of the response time of the IK-trigger 11 and RS-triggers 8, 9 (fig.2b, c, d).

Если в начале цикла фильтрации после прихода импульса пуска B₁ >

, то на выходе компаратора 16 появляется сигнал единичного уровня, который переводит формирователь 2 опорной последовательности в режим монотонного уменьшения значения выходной опорной последовательности. В момент, когда значение кода опорной последовательности станет меньше N/2, на выходе компаратора 16 формируется сигнал нулевого уровня (фиг.2к). В этом случае уже RS-триггер 9 не изменяет своего состояния (нулевой уровень на инверсном выходе, фиг.2и), а RS-триггер 8 устанавливается в единичное состояние ("0" на инверсном выходе). На выходе элемента ИЛИ 10 формируется импульс нулевого уровня, который переписывает код с выхода формирователя 2 опорной последовательности в выходной регистр 3.If at the beginning of the filtration cycle after the arrival of the start pulse B ₁ >

, then at the output of the comparator 16 a signal of a single level appears, which puts the driver 2 of the reference sequence in the mode of monotonous reduction of the value of the output reference sequence. At the moment when the code value of the reference sequence becomes less than N / 2, a zero level signal is generated at the output of comparator 16 (Fig.2k). In this case, the RS-flip-flop 9 does not change its state (zero level at the inverse output, Fig.2i), and the RS-flip-flop 8 is set to a single state ("0" at the inverse output). At the output of the element OR 10, a zero-level pulse is generated, which rewrites the code from the output of the driver 2 of the reference sequence to the output register 3.

Claims

MULTI-CHANNEL DIGITAL FILTER containing N channels, a reference driver, an output register, a threshold block and a control device, each channel containing an input register and a comparator, the channel outputs are connected to the corresponding information inputs of the threshold block, the first information inputs of each comparator are connected to the information input of the output the register and the output of the driver of the reference sequence, the corresponding outputs of the control device are connected to the synchronizing input respectively, of the shaper of the reference sequence, input registers, comparators and the threshold block, the information inputs of the input registers are the information inputs of the filter channels, in each channel the output of the input register is connected to the second information input of the comparator, characterized in that, in order to improve performance, it is additionally introduced element NOT, two RS-flip-flops, a JK-trigger and an OR element, the output of which is connected to the synchronizing input of the output register and to the R-input of the JK-trigger, the first and second the inputs of the OR element are connected to the inverse inputs of the first and second RS triggers, whose R inputs are connected to the direct output of the JK trigger, the inverse output of which is connected to its J and K inputs, and the C input is connected to the corresponding output of the control device, wherein the reference sequence generator is made in the form of a series-connected reference frequency generator and a reverse counter, the installation input of which is the installation input of the reference sequence generator and is connected to one of and of the filter channel information inputs, the counter recording synchronization input is the synchronizing input of the shaper, and the control input is the control input of the shaper and is connected to the output of the threshold block, which is also connected directly to the S-input of the first RS-trigger, and to the S-input of the second RS-trigger through item is NOT.